CN110830009B - 多路dc/dc转换器的控制装置和方法 - Google Patents
多路dc/dc转换器的控制装置和方法 Download PDFInfo
- Publication number
- CN110830009B CN110830009B CN201910943626.9A CN201910943626A CN110830009B CN 110830009 B CN110830009 B CN 110830009B CN 201910943626 A CN201910943626 A CN 201910943626A CN 110830009 B CN110830009 B CN 110830009B
- Authority
- CN
- China
- Prior art keywords
- delay
- module
- delay module
- output
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dc-Dc Converters (AREA)
Abstract
本公开涉及一种多路DC/DC转换器的控制装置和方法，涉及电子控制技术领域，该装置包括：PWM模块和第一数量个延时模块，PWM模块的第二数量个输出端中的每个输出端分别与第一数量个延时模块中的第三数量个延时模块串联，PWM模块的第二数量个输出端中的每个输出端、第一数量个延时模块中的每个延时模块的输出端分别与多路DC/DC转换器的第四数量个开关连接，PWM模块，用于输出第二数量个频率相同、相位不同的时钟信号，延时模块，用于对与延时模块串联的PWM模块的输出端输出的时钟信号进行延时，以获取延时信号。通过不同的时钟信号和延时信号控制多路DC/DC转换器的开关，能够在频率固定的前提下，降低多路DC/DC转换器的EMI辐射值，误差小，稳定度高。
Description
技术领域
本公开涉及电子控制技术领域，具体地，涉及一种多路DC/DC转换器的控制装置和方法。
背景技术
多路DC/DC转换器(英文：Direct current-Direct current converter)被广泛应用于智能手机、平板电脑、智能手表、PDA(英文：Personal Digital Assistant，中文：个人数字助理)、照相机等电子设备中，随着电子控制技术的飞速发展，多路DC/DC转换器的输出电流越来越大，导致多路DC/DC转换器产生的EMI(英文：Electromagnetic Interference，中文：电磁干扰)干扰问题也越来越严重，影响电子设备的正常使用。当前，主要是通过调整多路DC/DC转换器的开关频率，来将EMI的超标点调出敏感区域，从而降低多路DC/DC转换器的EMI辐射值。但是，通过调整开关频率来降低EMI辐射值，误差较大，并且容易受外部因素影响(例如温度)，在复杂多变的外部环境下，很难合理地调整DC/DC转换器的开关频率，在不同时刻测得的EMI的指标差别很大。
发明内容
本公开的目的是提供一种多路DC/DC转换器的控制装置和方法，用于解决现有技术中调整开关频率来降低DC/DC转换器的EMI辐射值，误差大、容易受外部因素影响的问题。
为了实现上述目的，根据本公开实施例的第一方面，提供一种多路DC/DC转换器的控制装置，所述装置包括：PWM模块和第一数量个延时模块；
所述PWM模块的第二数量个输出端中的每个输出端分别与第一数量个所述延时模块中的第三数量个所述延时模块串联，所述PWM模块的第二数量个输出端中的每个输出端、第一数量个所述延时模块中的每个延时模块的输出端分别与多路DC/DC转换器的第四数量个开关连接，第四数量等于第一数量与第二数量的和，第一数量等于第二数量与第三数量的乘积；
所述PWM模块，用于输出第二数量个频率相同、相位不同的时钟信号，任意两个所述时钟信号的相位差为预设相位的整数倍，每个所述时钟信号用于控制所述多路DC/DC转换器的所述开关按照该时钟信号的频率和相位进行导通或关断；
所述延时模块，用于对与所述延时模块串联的所述PWM模块的输出端输出的所述时钟信号进行延时，以获取延时信号，所述延时信号用于控制所述多路DC/DC转换器的所述开关按照所述延时信号的频率和相位进行导通或关断。
可选地，所述PWM模块的第二数量个输出端中的每个输出端、第一数量个所述延时模块中的每个延时模块的输出端按照预设的对应关系，分别与所述多路DC/DC转换器的第四数量个所述开关连接，所述对应关系为根据所述多路DC/DC转换器的输出电流、第二数量个所述时钟信号的相位和第一数量个所述延时信号的相位，确定的所述多路DC/DC转换器的所述开关与所述PWM模块的输出端、所述延时模块的输出端之间的对应关系。
可选地，所述延时模块包括：运算放大器、第一电阻和第一电容；
所述运算放大器的输入端为所述延时模块的输入端，所述运算放大器的输出端与所述第一电阻的第一端连接，所述第一电阻的第二端与所述第一电容的第一端连接，所述第一电容的第二端接地，所述第一电容的第一端为所述延时模块的输出端。
可选地，第一数量个所述延时模块中每个所述延时模块的所述第一电阻的阻值相同，且每个所述延时模块的所述第一电容的容值相同。
可选地，第三数量个所述延时模块按照预设顺序排列；
所述PWM模块的第二数量个输出端中的每个输出端分别与第一延时模块的输入端连接，所述第一延时模块的输出端与所述第一延时模块的下一个延时模块的输入端连接，所述第一延时模块为第三数量个所述延时模块中的第一个所述延时模块；
第二延时模块的输入端与所述第二延时模块的上一个延时模块的输出端连接，所述第二延时模块的输出端与所述第二延时模块的下一个延时模块的输入端连接，所述第二延时模块为第三数量个所述延时模块中的除所述第一延时模块之外的任一延时模块。
可选地，所述第一延时模块，用于对所述PWM模块的第二数量个输出端中的每个输出端输出的所述时钟信号延时指定相位，以获取所述第一延时模块输出的所述延时信号；
所述第二延时模块，用于对所述第二延时模块的上一个延时模块的输出端输出的所述延时信号延时所述指定相位，以获取所述第二延时模块输出的所述延时信号。
根据本公开实施例的第二方面，提供一种多路DC/DC转换器的控制方法，应用于多路DC/DC转换器的控制装置，所述装置包括：PWM模块和第一数量个延时模块；
所述PWM模块的第二数量个输出端中的每个输出端分别与第一数量个所述延时模块中的第三数量个所述延时模块串联，所述PWM模块的第二数量个输出端中的每个输出端、第一数量个所述延时模块中的每个延时模块的输出端分别与多路DC/DC转换器的第四数量个开关连接，第四数量等于第一数量与第二数量的和，第一数量等于第二数量与第三数量的乘积；
所述方法包括：
通过所述PWM模块，输出第二数量个频率相同、相位不同的时钟信号，任意两个所述时钟信号的相位差为预设相位的整数倍，以使每个所述时钟信号控制所述多路DC/DC转换器的所述开关按照该时钟信号的频率和相位进行导通或关断；
通过所述延时模块，对与该延时模块串联的所述PWM模块的输出端输出的所述时钟信号进行延时，以获取延时信号，以使所述延时信号控制所述多路DC/DC转换器的所述开关按照所述延时信号的频率和相位进行导通或关断。
可选地，所述PWM模块的第二数量个输出端中的每个输出端、第一数量个所述延时模块中的每个延时模块的输出端按照预设的对应关系，分别与所述多路DC/DC转换器的第四数量个所述开关连接；
所述方法还包括：
根据所述多路DC/DC转换器的输出电流、第二数量个所述时钟信号的相位和第一数量个所述延时信号的相位，确定所述对应关系。
可选地，所述根据所述多路DC/DC转换器的输出电流、第二数量个所述时钟信号的相位和第一数量个所述延时信号的相位，确定所述对应关系，包括：
将所述输出电流按照电流大小进行排序；
将第二数量个所述时钟信号和第一数量个所述延时信号分为第五数量组控制信号对，每组控制信号对中包括两个控制信号，且每组控制信号对中的两个控制信号的相位差为预设的相位阈值，所述控制信号为所述时钟信号或所述延时信号，第五数量为所述第四数量的一半；
排序后的所述输出电流中相邻的两个所述输出电流，对应一组所述控制信号对。
可选地，所述延时模块包括：运算放大器、第一电阻和第一电容，第一数量个所述延时模块中每个所述延时模块的所述第一电阻的阻值相同，且每个所述延时模块的所述第一电容的容值相同；
所述运算放大器的输入端为所述延时模块的输入端，所述运算放大器的输出端与所述第一电阻的第一端连接，所述第一电阻的第二端与所述第一电容的第一端连接，所述第一电容的第二端接地，所述第一电容的第一端为所述延时模块的输出端；
所述方法还包括：
根据第四数量，确定所述延时模块的指定相位；
根据所述指定相位，确定所述第一电阻的阻值，和所述第一电容的容值。
通过上述技术方案，本公开中多路DC/DC转换器的控制装置包括：PWM模块和第一数量个延时模块，PWM模块的第二数量个输出端中的每个输出端分别与第一数量个延时模块中的第三数量个延时模块串联，PWM模块的第二数量个输出端中的每个输出端、第一数量个延时模块中的每个延时模块的输出端分别与多路DC/DC转换器的第四数量个开关连接，PWM模块输出第二数量个频率相同、相位不同的时钟信号，以控制多路DC/DC转换器的开关按照该时钟信号的频率和相位进行导通或关断，延时模块对与延时模块串联的PWM模块的输出端输出的时钟信号进行延时，以获取延时信号，以控制多路DC/DC转换器的开关按照延时信号的频率和相位进行导通或关断。通过不同的时钟信号和延时信号控制多路DC/DC转换器的开关，能够在频率固定的前提下，降低多路DC/DC转换器的EMI辐射值，误差小，不容易受外部因素影响，稳定度高。
本公开的其他特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本公开的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本公开，但并不构成对本公开的限制。在附图中：
图1是根据一示例性实施例示出的一种多路DC/DC转换器的控制装置的框图；
图2是图1所示实施例示出的一种PWM模块输出时钟信号的波形图；
图3是图1所示实施例示出的一种延时模块的电路图；
图4是图1所示实施例示出的一种延时模块的连接示意图；
图5是根据一示例性实施例示出的一种多路DC/DC转换器的控制方法的流程图；
图6是根据一示例性实施例示出的另一种多路DC/DC转换器的控制方法的流程图；
图7是图6所示实施例示出的一种步骤203的流程图；
图8是根据一示例性实施例示出的又一种多路DC/DC转换器的控制方法的流程图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
图1是根据一示例性实施例示出的一种多路DC/DC转换器的控制装置的框图。如图1所示，该装置100包括：PWM(英文：Pulse Width Modulation，中文：脉冲宽度调制)模块101和第一数量个延时模块102。
PWM模块101的第二数量个输出端中的每个输出端分别与第一数量个延时模块102中的第三数量个延时模块102串联，PWM模块101的第二数量个输出端中的每个输出端、第一数量个延时模块102中的每个延时模块102的输出端分别与多路DC/DC转换器103的第四数量个开关连接，第四数量等于第一数量与第二数量的和，第一数量等于第二数量与第三数量的乘积。
PWM模块101，用于输出第二数量个频率相同、相位不同的时钟信号，任意两个时钟信号的相位差为预设相位的整数倍，每个时钟信号用于控制多路DC/DC转换器103的开关按照该时钟信号的频率和相位进行导通或关断。
延时模块102，用于对与延时模块串联的PWM模块101的输出端输出的时钟信号进行延时，以获取延时信号，延时信号用于控制多路DC/DC转换器103的开关按照延时信号的频率和相位进行导通或关断。
举例来说，多路DC/DC转换器103中包括第四数量个DC/DC电路(第四数量可以为大于或等于2的偶数)，每个DC/DC电路中都存在一个用于控制该DC/DC电路导通或关断的开关，该开关可以是开关管，例如三极管或MOS管(英文：Metal Oxide Semiconductor Field-Effect Transistor，中文：金属氧化物半导体场效应晶体管)。当多路DC/DC转换器103中各个DC/DC电路的开关按照固定的频率导通或关断时，各个DC/DC电路会产生明显的EMI现象，影响多路DC/DC转换器103的正常使用，可以通过使不同DC/DC电路产生的EMI相互抵消的方式来降低多路DC/DC转换器103的EMI辐射值，从而确保多路DC/DC转换器103的正常使用。
首先通过PWM模块101输出第二数量个频率相同、相位不同的时钟信号(PWM模块101可以是单片机中集成的PWM模块，能够输出指定频率，相位不同的时钟信号，例如PWM模块101可以输出频率为100KHz、相位分别为0°、90°、180°和270°的时钟信号)，并将第二数量个时钟信号分别发送给第二数量个多路DC/DC转换器的开关，以控制多路DC/DC转换器的第二数量个开关按照该时钟信号的频率和相位进行导通或关断。其中，第二数量为大于或等于1的正整数，任意两个时钟信号的相位差为预设相位的整数倍，预设相位可以通过α＝360°/n来确定，α为预设相位，n为第二数量。例如，通过PWM模块101输出4个频率相同、相位不同的时钟信号，则预设相位为90°，如图2所示，PWM模块101可以输出相位为0°、90°、180°和270°的时钟信号。之后通过延时模块102对时钟信号进行延时，来获取第一数量个延时信号，并将第一数量个延时信号分别发送给第一数量个多路DC/DC转换器的开关，以控制多路DC/DC转换器103的第一数量个开关按照延时信号的频率和相位进行导通或关断，其中，第一数量为大于或等于0的整数，当第一数量为0时，表示不需要延时模块102，只通过PWM模块101输出的时钟信号即可完成对多路DC/DC转换器103的控制，并且，第一数量＝第二数量*第三数量，第四数量＝第一数量+第二数量，即时钟信号的数量与延时信号的数量之和为多路DC/DC转换器103包括的DC/DC电路的数量。那么多路DC/DC转换器103中包括的第四数量个DC/DC电路中的每个DC/DC电路都对应一个时钟信号，或者延时信号。由于各个时钟信号之间的相位不同，相应的延时信号之间的相位也不相同(全部时钟信号和延时信号的频率都相同)。因此，在利用时钟信号和延时信号来分别控制多个DC/DC电路的开关进行导通或关断，不容易受外界影响，能够使多个DC/DC电路产生的EMI相互抵消来降低多路DC/DC转换器103的EMI辐射值，从而确保多路DC/DC转换器103的正常使用。
综上所述，本公开中多路DC/DC转换器的控制装置包括：PWM模块和第一数量个延时模块，PWM模块的第二数量个输出端中的每个输出端分别与第一数量个延时模块中的第三数量个延时模块串联，PWM模块的第二数量个输出端中的每个输出端、第一数量个延时模块中的每个延时模块的输出端分别与多路DC/DC转换器的第四数量个开关连接，PWM模块输出第二数量个频率相同、相位不同的时钟信号，以控制多路DC/DC转换器的开关按照该时钟信号的频率和相位进行导通或关断，延时模块对与延时模块串联的PWM模块的输出端输出的时钟信号进行延时，以获取延时信号，以控制多路DC/DC转换器的开关按照延时信号的频率和相位进行导通或关断。通过不同的时钟信号和延时信号控制多路DC/DC转换器的开关，能够在频率固定的前提下，降低多路DC/DC转换器的EMI辐射值，误差小，不容易受外部因素影响，稳定度高。
可选地，PWM模块101的第二数量个输出端中的每个输出端、第一数量个延时模块102中的每个延时模块102的输出端按照预设的对应关系，分别与多路DC/DC转换器103的第四数量个开关连接，对应关系为根据多路DC/DC转换器的输出电流、第二数量个时钟信号的相位和第一数量个延时信号的相位，确定的多路DC/DC转换器103的开关与PWM模块101的输出端、延时模块102的输出端之间的对应关系。
示例的，两个DC/DC电路接收到的时钟信号或延时信号的相位差不同时，两个DC/DC电路产生的EMI相互抵消的程度也不同(当两个DC/DC电路接收到的时钟信号或延时信号的相位差为180°时，两个DC/DC电路产生的EMI相互抵消的效果最好)。而DC/DC电路的输出电流越大，产生的EMI也就越大。要使多个DC/DC电路产生的EMI能够最大程度的相互抵消，可以根据多路DC/DC转换器103的输出电流、第二数量个时钟信号的相位和第一数量个延时信号的相位，确定多路DC/DC转换器103的开关与PWM模块101的输出端、延时模块102的输出端之间的对应关系，并将PWM模块101的每个输出端、每个延时模块102的输出端按照预设的对应关系，分别与多路DC/DC转换器103的第四数量个开关连接。从而将不同相位的时钟信号和延时信号发送给对应的多路DC/DC转换器103的开关，以使多个DC/DC电路产生的EMI能够最大程度的相互抵消。确定对应关系的方式例如可以是：将多路DC/DC转换器103的输出电流按照电流值大小进行排序，并将排序后的输出电流中相邻的两个输出电流作为一组，之后再按照每组的两个输出电流对应的多路DC/DC转换器103的两个开关接收到的时钟信号或延时信号的相位差为预设阈值(预设阈值例如可以是180°)的规则确定对应关系。
图3是图1所示实施例示出的一种延时模块的电路图。如图3所示，延时模块102包括：运算放大器A、第一电阻R和第一电容C。
运算放大器A的输入端为延时模块102的输入端，运算放大器A的输出端与第一电阻R的第一端连接，第一电阻R的第二端与第一电容C的第一端连接，第一电容C的第二端接地，第一电容C的第一端为延时模块102的输出端。
举例来说，PWM模块101输出的时钟信号的数量有限，并且PWM模块101输出过多的时钟信号也会增大EMI，因此当多路DC/DC转换器103中DC/DC电路的数量较多时(即第四数量较大时)，为了增加装置100所能控制的DC/DC电路的数量，可以将PWM模块101的第二数量个输出端中的每个输出端分别与第一数量个延时模块102中的第三数量个延时模块102串联，由第一数量个延时模块102对第二数量个时钟信号进行延时，来获取第一数量个延时信号。并将第一数量个延时信号分别发送给第一数量个多路DC/DC转换器的开关，以控制多路DC/DC转换器103的第一数量个开关按照延时信号的频率和相位进行导通或关断。也就是说，多路DC/DC转换器的第四数量个开关中的一部分开关(即第二数量个)由PWM模块101输出的时钟信号控制，另一部分开关(即第一数量个)由延时信号控制，从而增加了装置100所能控制的DC/DC电路的数量。其中，延时模块102是由RC电路组成的，第一数量个延时模块102中每个延时模块102的第一电阻R的阻值相同，且每个延时模块102的第一电容C的容值相同。
进一步的，将PWM模块101每个输出端分别与第三数量个延时模块102串联的方式如图4所示，其中，第三数量个延时模块102按照预设顺序排列。可以将延时模块102分为第一延时模块1021和第二延时模块1022，其中，第一延时模块1021为第三数量个延时模块102中的第一个延时模块，第二延时模块1022为第三数量个延时模块102中的除第一延时模块1021之外的任一延时模块102。那么第三数量个延时模块102串联的方式如下所述：
PWM模块101的第二数量个输出端中的每个输出端分别与第一延时模块1021的输入端连接，第一延时模块1021的输出端与第一延时模块1021的下一个延时模块102的输入端连接，第一延时模块1021，用于对PWM模块101的第二数量个输出端中的每个输出端输出的时钟信号延时指定相位，以获取第一延时模块102输出的延时信号。
第二延时模块1022的输入端与第二延时模块1022的上一个延时模块102的输出端连接，第二延时模块1022的输出端与第二延时模块1022的下一个延时模块102的输入端连接，第二延时模块1022，用于对第二延时模块1022的上一个延时模块102的输出端输出的延时信号延时指定相位，以获取第二延时模块102输出的延时信号。
具体的，通过第二延时模块1022对第二延时模块1022的上一个延时模块102的输出端输出的延时信号延时指定相位，可以获取更多相位不同的延时信号，从而增加了装置100所能控制的DC/DC电路的数量。指定相位可以通过β＝360°/m来确定，其中，β为指定相位，m为第四数量。第一延时模块1021输出的延时信号的相位，比对应的时钟信号的相位大指定相位，第二延时模块1022输出的延时信号的相位，比第二延时模块1022的上一个延时模块102的输出端输出的延时信号大指定相位。以第四数量为12为例，则指定相位为30°，那么第一延时模块1021输出的延时信号的相位，比对应的时钟信号的相位大30°，每个第二延时模块1022输出的延时信号的相位，比第二延时模块1022的上一个延时模块102的输出端输出的延时信号大30°。
综上所述，本公开中多路DC/DC转换器的控制装置包括：PWM模块和第一数量个延时模块，PWM模块的第二数量个输出端中的每个输出端分别与第一数量个延时模块中的第三数量个延时模块串联，PWM模块的第二数量个输出端中的每个输出端、第一数量个延时模块中的每个延时模块的输出端分别与多路DC/DC转换器的第四数量个开关连接，PWM模块输出第二数量个频率相同、相位不同的时钟信号，以控制多路DC/DC转换器的开关按照该时钟信号的频率和相位进行导通或关断，延时模块对与延时模块串联的PWM模块的输出端输出的时钟信号进行延时，以获取延时信号，以控制多路DC/DC转换器的开关按照延时信号的频率和相位进行导通或关断。通过不同的时钟信号和延时信号控制多路DC/DC转换器的开关，能够在频率固定的前提下，降低多路DC/DC转换器的EMI辐射值，误差小，不容易受外部因素影响，稳定度高。
图5是根据一示例性实施例示出的一种多路DC/DC转换器的控制方法的流程图。如图5所示，应用于多路DC/DC转换器的控制装置，该装置包括：PWM模块和第一数量个延时模块。
PWM模块的第二数量个输出端中的每个输出端分别与第一数量个延时模块中的第三数量个延时模块串联，PWM模块的第二数量个输出端中的每个输出端、第一数量个延时模块中的每个延时模块的输出端分别与多路DC/DC转换器的第四数量个开关连接，第四数量等于第一数量与第二数量的和，第一数量等于第二数量与第三数量的乘积。
该方法包括以下步骤：
步骤201，通过PWM模块，输出第二数量个频率相同、相位不同的时钟信号，任意两个时钟信号的相位差为预设相位的整数倍，以使每个时钟信号控制多路DC/DC转换器的开关按照该时钟信号的频率和相位进行导通或关断。
步骤202，通过延时模块，对与该延时模块串联的PWM模块的输出端输出的时钟信号进行延时，以获取延时信号，以使延时信号控制多路DC/DC转换器的开关按照延时信号的频率和相位进行导通或关断。
示例的，为了降低多路DC/DC转换器103的EMI辐射值，可以通过PWM模块输出第二数量个频率相同、相位不同的时钟信号，并将第二数量个时钟信号分别发送给第二数量个多路DC/DC转换器的开关，以控制多路DC/DC转换器的第二数量个开关按照该时钟信号的频率和相位进行导通或关断。其中，任意两个时钟信号的相位差为预设相位的整数倍，预设相位可以通过α＝360°/n来确定，α为预设相位，n为第二数量，例如，通过PWM模块101输出6个频率相同、相位不同的时钟信号，则预设相位为60°，PWM模块101可以输出相位为0°、60°、120°、180°、240°和300°的时钟信号。之后通过延时模块102对时钟信号进行延时，来获取第一数量个延时信号，并将第一数量个延时信号分别发送给第一数量个多路DC/DC转换器的开关，以控制多路DC/DC转换器103的第一数量个开关按照延时信号的频率和相位进行导通或关断。
图6是根据一示例性实施例示出的另一种多路DC/DC转换器的控制方法的流程图。如图6所示，PWM模块的第二数量个输出端中的每个输出端、第一数量个延时模块中的每个延时模块的输出端按照预设的对应关系，分别与多路DC/DC转换器的第四数量个开关连接。
该方法还包括以下步骤：
步骤203，根据多路DC/DC转换器的输出电流、第二数量个时钟信号的相位和第一数量个延时信号的相位，确定对应关系。
具体的，两个DC/DC电路接收到的时钟信号或延时信号的相位差不同时，两个DC/DC电路产生的EMI相互抵消的程度也不同。而DC/DC电路的输出电流越大，产生的EMI也就越大。要使多个DC/DC电路产生的EMI能够最大程度的相互抵消，可以根据多路DC/DC转换器的输出电流、第二数量个时钟信号的相位和第一数量个延时信号的相位，确定对应关系。从而将不同相位的时钟信号和延时信号发送给对应的多路DC/DC转换器的开关，以使多个DC/DC电路产生的EMI能够最大程度的相互抵消。
进一步的，如图7所示，步骤203可以包括以下步骤：
步骤2031，将输出电流按照电流大小进行排序。
步骤2032，将第二数量个时钟信号和第一数量个延时信号分为第五数量组控制信号对，每组控制信号对中包括两个控制信号，且每组控制信号对中的两个控制信号的相位差为预设的相位阈值，控制信号为时钟信号或延时信号，第五数量为第四数量的一半。
其中，排序后的输出电流中相邻的两个输出电流，对应一组控制信号对。
以PWM模块101输出相位为0°、90°、180°和270°的时钟信号，第一数量为8，每个延时模块102延时的相位为β，预设的相位阈值为180°为例进行说明，如表1所示，首先将多路DC/DC转换器的输出电流按照电流大小进行排序，并将第二数量个时钟信号和第一数量个延时信号分为4组控制信号对，且每组控制信号对中的两个控制信号的相位差为180°，可以理解为将表1中的时钟信号或延时信号的相位差为180°的任意两个时钟信号或延时信号作为一组控制信号对，即将时钟信号或延时信号分为(0°，180°)(90°，270°)(270°+β，90°+β)(180°+β，0°+β)。
表1
| 输出电流的大小排序 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 |
| 时钟信号或延时信号的相位 | 0 | 180 | 90 | 270 | 270+β | 90+β | 180+β | 0+β |
输出电流与时钟信号、延时信号的对应关系还可以如表2所示，本公开对对应关系的具体形式不做限定。
表2
| 输出电流的大小排序 | 1 | 2 | 3 | 4 | 5 | 6 | 7 | 8 |
| 时钟信号或延时信号的相位 | 0 | 180 | 270+β | 90+β | 180+β | 0+β | 90 | 270 |
图8是根据一示例性实施例示出的又一种多路DC/DC转换器的控制方法的流程图。如图8所示，延时模块包括：运算放大器、第一电阻和第一电容，第一数量个延时模块中每个延时模块的第一电阻的阻值相同，且每个延时模块的第一电容的容值相同。
运算放大器的输入端为延时模块的输入端，运算放大器的输出端与第一电阻的第一端连接，第一电阻的第二端与第一电容的第一端连接，第一电容的第二端接地，第一电容的第一端为延时模块的输出端。
该方法还包括以下步骤：
步骤204，根据第四数量，确定延时模块的指定相位。
步骤205，根据指定相位，确定第一电阻的阻值，和第一电容的容值。
举例来说，延时模块能够将时钟信号延时指定相位，也可以将延时信号延时指定相位，指定相位可以通过β＝360°/m来确定，其中，β为指定相位，m为第四数量，例如，当第四数量为8时，指定相位为45°。延时模块由RC电路组成的，在确定了指定相位后，可以根据指定相位，确定第一电阻的阻值，和第一电容的容值。
综上所述，本公开中多路DC/DC转换器的控制装置包括：PWM模块和第一数量个延时模块，PWM模块的第二数量个输出端中的每个输出端分别与第一数量个延时模块中的第三数量个延时模块串联，PWM模块的第二数量个输出端中的每个输出端、第一数量个延时模块中的每个延时模块的输出端分别与多路DC/DC转换器的第四数量个开关连接，PWM模块输出第二数量个频率相同、相位不同的时钟信号，以控制多路DC/DC转换器的开关按照该时钟信号的频率和相位进行导通或关断，延时模块对与延时模块串联的PWM模块的输出端输出的时钟信号进行延时，以获取延时信号，以控制多路DC/DC转换器的开关按照延时信号的频率和相位进行导通或关断。通过不同的时钟信号和延时信号控制多路DC/DC转换器的开关，能够在频率固定的前提下，降低多路DC/DC转换器的EMI辐射值，误差小，不容易受外部因素影响，稳定度高。
以上结合附图详细描述了本公开的优选实施方式，但是，本公开并不限于上述实施方式中的具体细节，在本公开的技术构思范围内，可以对本公开的技术方案进行多种简单变型，这些简单变型均属于本公开的保护范围。
另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合，为了避免不必要的重复，本公开对各种可能的组合方式不再另行说明。
此外，本公开的各种不同的实施方式之间也可以进行任意组合，只要其不违背本公开的思想，其同样应当视为本公开所公开的内容。
Claims (9)
1.一种多路DC/DC转换器的控制装置，其特征在于，所述装置包括：PWM模块和第一数量个延时模块；
所述PWM模块的第二数量个输出端中的每个输出端分别与第一数量个所述延时模块中的第三数量个所述延时模块串联，所述PWM模块的第二数量个输出端中的每个输出端、第一数量个所述延时模块中的每个延时模块的输出端分别与多路DC/DC转换器的第四数量个开关连接，第四数量等于第一数量与第二数量的和，第一数量等于第二数量与第三数量的乘积；
所述PWM模块，用于输出第二数量个频率相同、相位不同的时钟信号，任意两个所述时钟信号的相位差为预设相位的整数倍，每个所述时钟信号用于控制所述多路DC/DC转换器的所述开关按照该时钟信号的频率和相位进行导通或关断；
所述延时模块，用于对与所述延时模块串联的所述PWM模块的输出端输出的所述时钟信号进行延时，以获取延时信号，所述延时信号用于控制所述多路DC/DC转换器的所述开关按照所述延时信号的频率和相位进行导通或关断；
第三数量个所述延时模块按照预设顺序排列；
所述PWM模块的第二数量个输出端中的每个输出端分别与第一延时模块的输入端连接，所述第一延时模块的输出端与所述第一延时模块的下一个延时模块的输入端连接，所述第一延时模块为第三数量个所述延时模块中的第一个所述延时模块；
第二延时模块的输入端与所述第二延时模块的上一个延时模块的输出端连接，所述第二延时模块的输出端与所述第二延时模块的下一个延时模块的输入端连接，所述第二延时模块为第三数量个所述延时模块中的除所述第一延时模块之外的任一延时模块。
2.根据权利要求1所述的装置，其特征在于，所述PWM模块的第二数量个输出端中的每个输出端、第一数量个所述延时模块中的每个延时模块的输出端按照预设的对应关系，分别与所述多路DC/DC转换器的第四数量个所述开关连接，所述对应关系为根据所述多路DC/DC转换器的输出电流、第二数量个所述时钟信号的相位和第一数量个所述延时信号的相位，确定的所述多路DC/DC转换器的所述开关与所述PWM模块的输出端、所述延时模块的输出端之间的对应关系。
3.根据权利要求1所述的装置，其特征在于，所述延时模块包括：运算放大器、第一电阻和第一电容；
所述运算放大器的输入端为所述延时模块的输入端，所述运算放大器的输出端与所述第一电阻的第一端连接，所述第一电阻的第二端与所述第一电容的第一端连接，所述第一电容的第二端接地，所述第一电容的第一端为所述延时模块的输出端。
4.根据权利要求3所述的装置，其特征在于，第一数量个所述延时模块中每个所述延时模块的所述第一电阻的阻值相同，且每个所述延时模块的所述第一电容的容值相同。
5.根据权利要求1所述的装置，其特征在于，所述第一延时模块，用于对所述PWM模块的第二数量个输出端中的每个输出端输出的所述时钟信号延时指定相位，以获取所述第一延时模块输出的所述延时信号；
所述第二延时模块，用于对所述第二延时模块的上一个延时模块的输出端输出的所述延时信号延时所述指定相位，以获取所述第二延时模块输出的所述延时信号。
6.一种多路DC/DC转换器的控制方法，其特征在于，应用于多路DC/DC转换器的控制装置，所述装置包括：PWM模块和第一数量个延时模块；
所述PWM模块的第二数量个输出端中的每个输出端分别与第一数量个所述延时模块中的第三数量个所述延时模块串联，所述PWM模块的第二数量个输出端中的每个输出端、第一数量个所述延时模块中的每个延时模块的输出端分别与多路DC/DC转换器的第四数量个开关连接，第四数量等于第一数量与第二数量的和，第一数量等于第二数量与第三数量的乘积；第三数量个所述延时模块按照预设顺序排列；
所述PWM模块的第二数量个输出端中的每个输出端分别与第一延时模块的输入端连接，所述第一延时模块的输出端与所述第一延时模块的下一个延时模块的输入端连接，所述第一延时模块为第三数量个所述延时模块中的第一个所述延时模块；
第二延时模块的输入端与所述第二延时模块的上一个延时模块的输出端连接，所述第二延时模块的输出端与所述第二延时模块的下一个延时模块的输入端连接，所述第二延时模块为第三数量个所述延时模块中的除所述第一延时模块之外的任一延时模块；
所述方法包括：
通过所述PWM模块，输出第二数量个频率相同、相位不同的时钟信号，任意两个所述时钟信号的相位差为预设相位的整数倍，以使每个所述时钟信号控制所述多路DC/DC转换器的所述开关按照该时钟信号的频率和相位进行导通或关断；
通过所述延时模块，对与该延时模块串联的所述PWM模块的输出端输出的所述时钟信号进行延时，以获取延时信号，以使所述延时信号控制所述多路DC/DC转换器的所述开关按照所述延时信号的频率和相位进行导通或关断。
7.根据权利要求6所述的方法，其特征在于，所述PWM模块的第二数量个输出端中的每个输出端、第一数量个所述延时模块中的每个延时模块的输出端按照预设的对应关系，分别与所述多路DC/DC转换器的第四数量个所述开关连接；
所述方法还包括：
根据所述多路DC/DC转换器的输出电流、第二数量个所述时钟信号的相位和第一数量个所述延时信号的相位，确定所述对应关系。
8.根据权利要求7所述的方法，其特征在于，所述根据所述多路DC/DC转换器的输出电流、第二数量个所述时钟信号的相位和第一数量个所述延时信号的相位，确定所述对应关系，包括：
将所述输出电流按照电流大小进行排序；
将第二数量个所述时钟信号和第一数量个所述延时信号分为第五数量组控制信号对，每组控制信号对中包括两个控制信号，且每组控制信号对中的两个控制信号的相位差为预设的相位阈值，所述控制信号为所述时钟信号或所述延时信号，第五数量为所述第四数量的一半；
排序后的所述输出电流中相邻的两个所述输出电流，对应一组所述控制信号对。
9.根据权利要求6-8中任一项所述的方法，其特征在于，所述延时模块包括：运算放大器、第一电阻和第一电容，第一数量个所述延时模块中每个所述延时模块的所述第一电阻的阻值相同，且每个所述延时模块的所述第一电容的容值相同；
所述运算放大器的输入端为所述延时模块的输入端，所述运算放大器的输出端与所述第一电阻的第一端连接，所述第一电阻的第二端与所述第一电容的第一端连接，所述第一电容的第二端接地，所述第一电容的第一端为所述延时模块的输出端；
所述方法还包括：
根据第四数量，确定所述延时模块的指定相位；
根据所述指定相位，确定所述第一电阻的阻值，和所述第一电容的容值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910943626.9A CN110830009B (zh) | 2019-09-30 | 2019-09-30 | 多路dc/dc转换器的控制装置和方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910943626.9A CN110830009B (zh) | 2019-09-30 | 2019-09-30 | 多路dc/dc转换器的控制装置和方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110830009A CN110830009A (zh) | 2020-02-21 |
| CN110830009B true CN110830009B (zh) | 2021-07-16 |
Family
ID=69548595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910943626.9A Active CN110830009B (zh) | 2019-09-30 | 2019-09-30 | 多路dc/dc转换器的控制装置和方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110830009B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111564973A (zh) * | 2020-06-04 | 2020-08-21 | 成都光电传感技术研究所有限公司 | 一种dc-dc适配电源及其转换控制方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100933811B1 (ko) * | 2007-11-23 | 2009-12-24 | 주식회사 하이닉스반도체 | 다중 위상 펄스 발생기 |
| TWI381622B (zh) * | 2009-10-05 | 2013-01-01 | Anpec Electronics Corp | 同步式電源供應器及其相關直流轉換器 |
| DE102012224346A1 (de) * | 2012-12-21 | 2014-06-26 | Osram Gmbh | Schaltungsanordnung zum Betreiben von n parallel geschalteten Strängen mit mindestens einer Halbleiterlichtquelle |
| EP3224935B1 (en) * | 2014-10-27 | 2021-02-24 | Texas Instruments Incorporated | Dc-dc converter with temperature, process and voltage compensated dead time delay |
| CN105846701B (zh) * | 2016-04-29 | 2019-02-15 | 杭州士兰微电子股份有限公司 | 恒流控制电路、恒流驱动电路及恒流控制方法 |
-
2019
- 2019-09-30 CN CN201910943626.9A patent/CN110830009B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110830009A (zh) | 2020-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6894933B2 (en) | Buffer amplifier architecture for semiconductor memory circuits | |
| US11296859B2 (en) | Receiver, transmitter, and communication system | |
| US5479123A (en) | Externally programmable integrated bus terminator for optimizing system bus performance | |
| US9407234B2 (en) | Current balancing device and method | |
| US6573747B2 (en) | Digital update scheme for adaptive impedance control of on-die input/output circuits | |
| US20200304088A1 (en) | Methods and apparatus for an interface | |
| WO2014001838A1 (en) | Differential line driver circuit and method therefor | |
| US20180302073A1 (en) | Duty cycle calibration circuit and frequency synthesizer using the same | |
| US6326802B1 (en) | On-die adaptive arrangements for continuous process, voltage and temperature compensation | |
| CN110830009B (zh) | 多路dc/dc转换器的控制装置和方法 | |
| US5461330A (en) | Bus settle time by using previous bus state to condition bus at all receiving locations | |
| US11843401B2 (en) | Transmitter with slew rate control | |
| EP4020804A1 (en) | Differential attenuator circuit and method for operating it | |
| WO2013137911A1 (en) | Apparatus and system for switching equalization | |
| US20230058715A1 (en) | Adding circuit for multi-channel signals and implementation method of adding circuit for multi-channel signals | |
| US20050242873A1 (en) | Frequency tuning loop for active RC filters | |
| CN110086143B (zh) | 输入电压分压电路和过压保护开关 | |
| US11482992B2 (en) | Clock sweeping system | |
| CN111010021B (zh) | 一种load line电路及电子设备 | |
| US10892743B2 (en) | Fine delay structure with programmable delay ranges | |
| CN107846230B (zh) | 终端电路、接收器及相关联的终止方法 | |
| US8384422B2 (en) | Terminal resistance device, semiconductor device, and control method for terminal resistance | |
| CN108988810B (zh) | 用于放大器校准的方法和系统 | |
| TWI779717B (zh) | 類比前端裝置 | |
| US7279975B2 (en) | Differential circuit with offset control |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Application publication date: 20200221 Assignee: Beijing Zhike chelian Technology Co.,Ltd. Assignor: BEIQI FOTON MOTOR Co.,Ltd. Contract record no.: X2022980018253 Denomination of invention: Control device and method of multi-channel DC/DC converter Granted publication date: 20210716 License type: Common License Record date: 20221013 |