CN203434954U

CN203434954U - 一种上升时间可控的开关电路及数码产品

Info

Publication number: CN203434954U
Application number: CN201320455140.9U
Authority: CN
Inventors: 孙洪超; 杨在原; 任海坤
Original assignee: Hisense Mobile Communications Technology Co Ltd
Current assignee: Hisense Mobile Communications Technology Co Ltd
Priority date: 2013-07-29
Filing date: 2013-07-29
Publication date: 2014-02-12
Anticipated expiration: 2023-07-29

Abstract

本实用新型公开了一种上升时间可控的开关电路及数码产品，包括一颗P沟道MOS管、两个电阻和两个电容，所述P沟道MOS管的源极连接输入电源，漏极连接电源输出端，并通过第一电容接地，在所述P沟道MOS管的源极与栅极之间分别并联第一电阻和第二电容，且P沟道MOS管的栅极通过第二电阻接地。本实用新型的开关电路无需改变输出端电容的电容值就能灵活地控制输出电源的上升时间，由此有助于减小输出端电容的体积，满足数码产品小型轻薄化的发展要求，并对数码产品的整机成本实现有效地控制。此外，在所述开关电路中设计有放电电路，可以控制输出端电容快速放电，使输出电源的下降沿足够陡峭，更好地满足后级负载的供电要求。

Description

一种上升时间可控的开关电路及数码产品

技术领域

本实用新型属于开关电路技术领域，具体地说，是涉及一种可以对其输出电源的上升时间实现灵活控制的开关电路以及采用所述开关电路设计的数码产品。

背景技术

开关电路是一种用于对电源或者信号的传输路径进行通断控制的电子线路，已经被广泛应用在手机、相机等数码产品中，为数码产品中的信号板、LCD显示屏等众多功能模块的上电时序进行有序控制。目前的开关电路，通常采用两种电路设计：一种是单MOS管型的开关电路，如图1所示，即采用一颗PMOS管Q4作为开关元件，源极连接输入电源VCC，栅极通过限流电阻R5连接输入电源VCC，并接收控制器发出的供电启停控制信号EN。在PMOS管Q4的漏极连接去耦电容C3，当控制器发出低电平有效的供电启停控制信号EN时，PMOS管Q4饱和导通，将输入电源VCC通过PMOS管Q4的源极和漏极传输至电源输出端OUTPUT，为后级电路供电。另外一种是集成芯片型的开关电路，参见图2所示，即利用一片具有开关作用的集成芯片IC1作为开关元件，输入端VINA2连接输入电源VCC，输出端VOUTA1连接电源输出端OUTPUT，并通过去耦电容C3接地。将控制器发出的供电启停控制信号EN传输至集成芯片IC1的控制端ON，控制集成芯片IC1将其输入端VINA2与输出端VOUTA1连通，进而使输入电源VCC能够传输至电源输出端OUTPUT，通过电源输出端OUTPUT为后级电路供电。

上述两种开关电路设计方式，第一种设计方式电路结构简单，成本低；第二种设计方式由于需要使用集成芯片，因此电路成本较高。虽然这两种开关电路的结构设计都比较简单，但是只能通过改变连接在电源输出端OUTPUT的去耦电容C3的电容值来改变通过电源输出端OUTPUT输出的供电电源的上升时间。当后级负载要求供电电源的上升时间较长时，去耦电容C3的体积就会变得很大，成本也随之增加。但是，对于目前的数码产品来说，都是向着小型轻薄化的方向发展，在这种发展趋势下，大体积的电容元件很难满足产品的设计要求，因此采用增大电容体积来延长开关电路输出电源的上升时间的设计方案在目前的数码电子产品中并不适用，进而导致传统的开关电路很难延长其输出电源的上电时间。

此外，通过传统开关电路控制输出的供电电源，当开关元件断开时，储存在去耦电容C3中的电荷不能快速泄放，这对于要求供电电源的下降沿陡峭的后级负载来说，也不能满足其供电要求。

发明内容

本实用新型的目的在于提供一种上升时间可控的开关电路，解决了传统开关电路无法对输出电源的上升时间进行灵活控制的问题。

为解决上述技术问题，本实用新型采用以下技术方案予以实现：

一种上升时间可控的开关电路，包括一颗P沟道MOS管、两个电阻和两个电容，所述P沟道MOS管的源极连接输入电源，漏极连接电源输出端，并通过第一电容接地，在所述P沟道MOS管的源极与栅极之间分别并联第一电阻和第二电容，且P沟道MOS管的栅极通过第二电阻接地。

为了尽量减小开关电路工作时P沟道MOS管的导通电阻，所述第一电阻的阻值最好大于第二电阻阻值的三倍以上。

为了避免在P沟道MOS管的源极与栅极之间引起阻尼震荡，所述第二电容的电容值最好小于等于4.7uF。

为了方便对开关电路的开关时刻进行控制，将所述第二电阻通过一开关元件的开关通路接地，开关元件的控制端接收供电启停控制信号，通过控制开关元件通断，控制P沟道MOS管的工作状态。

优选的，所述开关元件为一颗N沟道MOS管，所述N沟道MOS管的漏极连接第二电阻，源极接地，栅极接收所述的供电启停控制信号。

进一步的，在所述第一电容的两端并联有可控放电电路，所述可控放电电路的控制端连接第二电阻与所述开关元件的中间节点，控制第一电容的正极在要求停止供电时接通系统地，对地泄放第一电容中储存的电荷。

优选的，在所述可控放电电路中包含有泄放电阻和一NMOS管，所述泄放电阻连接在所述P沟道 MOS管的漏极与NMOS管的漏极之间，所述NMOS管的源极接地，栅极连接第二电阻与所述开关元件的中间节点。

当然，在没有所述开关元件的情况下，为了在要求停止供电时，实现第一电容中电荷的快速泄放，同样也可以在所述第一电容的两端并联可控放电电路，直接通过所述可控放电电路接收供电启停控制信号，在要求停止供电时控制第一电容的正极接通系统地，对地泄放第一电容中储存的电荷。

优选的，所述可控放电电路中包含有泄放电阻和一NMOS管，所述泄放电阻连接在所述P沟道 MOS管的漏极与NMOS管的漏极之间，所述NMOS管的源极接地，栅极接收所述的供电启停控制信号。

基于上述上升时间可控的开关电路，本实用新型还提供了一种采用所述上升时间可控的开关电路设计的数码产品，包括一颗P沟道MOS管、两个电阻和两个电容，所述P沟道MOS管的源极连接输入电源，漏极连接电源输出端，并通过第一电容接地，在所述P沟道MOS管的源极与栅极之间分别并联第一电阻和第二电容，且P沟道MOS管的栅极通过第二电阻接地。通过所述开关电路可以对数码产品中各用电负载所需供电电源的上升时间实现灵活控制。

与现有技术相比，本实用新型的优点和积极效果是：本实用新型的开关电路无需改变输出端电容的电容值就能灵活地控制输出电源的上升时间，由此有助于减小输出端电容的体积，满足数码产品小型轻薄化的发展要求，并对数码产品的整机成本实现有效地控制。此外，本实用新型通过在开关电路中设计放电电路，当输出电源需要关断时，可以控制输出端电容快速放电，使输出电源的下降沿足够陡峭，更好地满足后级负载的供电要求，特别是在负载较大时，优势更加明显。

结合附图阅读本实用新型实施方式的详细描述后，本实用新型的其它特点和优点将变得更加清楚。

附图说明

图1是现有开关电路的一种实施例的电路原理图；

图2是现有开关电路的另外一种实施例的电路原理图；

图3是本实用新型所提出的上升时间可控的开关电路的一种实施例的电路原理图。

具体实施方式

下面结合附图对本实用新型的具体实施方式进行详细地描述。

目前的很多电子器件对供电电源的上升时间都有严格的要求，为了满足该类电子器件的供电要求，实现电源上升时间的灵活控制，本实施例利用阻容充放电电路的延时作用对MOS管的工作状态进行控制，使通过MOS管输出的供电电源缓慢建立，进而延长了供电电源的上升时间，解决了传统开关电路对输出电源的上升时间难以控制的问题。

参见图3所示，本实施例的开关电路主要由P沟道MOS管Q1、第一电阻R1、第二电阻R2以及第一电容C1和第二电容C2等分立元件组成。其中，P沟道MOS管Q1用于对输入电源VCC的传输通路进行开关控制，具体可以将P沟道MOS管Q1的源极S连接输入电源VCC，漏极D连接电源输出端OUTPUT，并通过第一电容C1接地。将电容C2和电阻R2连接形成充电延时电路，用于对P沟道MOS管Q1的导通时间进行控制。具体来讲，可以将电容C2并联在所述P沟道MOS管Q1的源极S与栅极G之间，并将P沟道MOS管Q1的栅极G通过电阻R2接地或者通过电阻R2连接一开关元件的开关通路，在所述开关元件的控制下，选择接地。为了避免P沟道MOS管Q1的源极S与栅极G短路，在所述P沟道MOS管Q1的源极S与栅极G之间进一步并联电阻R1，配合电阻R2和电容C2，共同实现对P沟道MOS管Q1导通时间的控制。

为了方便对所述开关电路的开关时序进行灵活控制，本实施例优选采用将电阻R2通过开关元件接地的电路设计方式，参见图3所示。其中，所述开关元件可以是MOS管、三极管或者二极管等可控元件，将开关元件的控制端连接主芯片等控制单元，接收控制单元输出的供电启停控制信号EN，通过控制开关元件通断，控制P沟道MOS管Q1的工作状态。

本实施例以N沟道MOS管Q2作为所述的开关元件为例进行说明，参见图3所示。将所述N沟道MOS管Q2的漏极连接电阻R2，源极接地，栅极接收所述的供电启停控制信号EN，并通过下拉电阻R3接地。

当需要为产品中的电子器件供电时，通过控制单元输出高电平有效的供电启停控制信号EN至N沟道MOS管Q2的栅极，控制N沟道MOS管Q2饱和导通，使电阻R2接地。此时，输入电源VCC开始向电容C2充电。在电容C2充电开始时，由于电容C2两端的电压为零，因此P沟道MOS管Q1的GS两端的电压为零，P沟道MOS管Q1处于截止状态。随着电容C2充电时间的延长，P沟道MOS管Q1的GS两端的电压不断升高，控制MOS管Q1逐渐打开。

假设P沟道MOS管Q1的开启电压用Vth表示；V0表示P沟道MOS管Q1的GS两端的初始电压值；Vu表示电容C2充满电后MOS管Q1的GS两端的电压值；Vgs表示任意时刻t时，MOS管Q1的GS两端的电压值；由此便可得到如下的计算公式（为方便计算，以下所有变量只表示数值）：

Vgs=V0+(Vu-V0)*[1-exp(-t/RC)]；

由于电容C2两端的初始压差为0，因此上述公式可以简化为：

Vgs=Vu*[1-exp(-t/RC)]；

其中，Vu=VCC*R1/(R1+R2)；R=R2；C=C2，带入上式得：

Vgs=[VCC*R1/(R1+R2)]*[1-exp(-t/R2*C2)] ①。

由于在MOS管Q1完全打开前，MOS管Q1的导通电阻Rds(on)为：

Rds(on)= ι*[1/(Vgs-Vth)]/(μ_n*C_ox*W) ②，

其中，μ_n为自由电子迁移率；C_ox为MOS管Q1的单位面积的栅极电容量；ι为MOS管Q1的沟道长度；W为沟道宽度。以上参数只与MOS管Q1的工艺有关，选定MOS管后，以上参数都是确定的。

由于电源输出端OUTPUT的电压值Vout可以采用以下公式计算出来：

Vout=VCC*{1-exp[-t/(Rds(on)*C1)]}；

所以，电源输出端OUTPUT的电压从0V上升到Vout所需的时间为：

T=Rds(on)*C1*ln[VCC/(VCC-VOUT)]。

当Vout=10%VCC时，t=0.11*Rds(on)*C1

当Vout=90%VCC时，t=2.30*Rds(on)*C1

因此，Vout的上升时间tr为：

tr=（2.30-0.11）* Rds(on)*C1=2.19* Rds(on)*C1 ③。

由公式②③得：

tr=[2.19*ι*C1/(μ_n*C_ox*W)]*[1/(Vgs-Vth)]。

由上式可知，tr与Vgs负相关，即Vgs越小，tr越大，通过电源输出端OUTPUT输出的电源的上升时间越长；反之，Vgs越大，tr越小，通过电源输出端OUTPUT输出的电源的上升时间越短。由于Vgs的大小与C1、C2、R2、R1有关，因此，可以通过改变C1、C2、R2、R1的参数值来改变tr的大小。但是，由于C2、R2与tr指数相关，而C1与tr线性相关，所以，改变电容C2和电阻R2的参数值，能够更快地调节输出电源Vout的上升时间tr。

在本实施例中，如果电容C2的电容值选择得比较大，当负载电流较大时，给电容C2充电的电流会被负载部分吸走，导致在P沟道MOS管Q1的GS端可能会引起阻尼震荡，因此，电容C2的电容值一般不要超过4.7uF。

同时，为了尽量减小开关电路工作时，P沟道MOS管Q1的导通电阻Rds(on)，最好选择电阻R1的阻值大于电阻R2的阻值的3倍以上，并满足VCC*R1/(R1+R2)大于2~3倍的Vth。

当要求关闭输出电源Vout时，通过控制单元输出低电平的供电启停控制信号EN，控制N沟道MOS管Q2关断。此时，为了使保存在电容C1中的电荷快速泄放，本实施例在所述开关电路中还设计了可控放电电路，并联在电容C1的两端，在要求停止供电时，控制电容C1的正极接通系统地，使电容C1中的电荷对地快速泄放，保证输出电源Vout的下降沿足够陡峭。

作为本实施例的一种优选设计方案，所述可控放电电路优选采用泄放电阻R4和一颗NMOS管Q3连接而成，参见图3所示。将P沟道 MOS管Q1的漏极D通过泄放电阻R4连接NMOS管Q3的漏极，将NMOS管Q3的源极接地，栅极连接电阻R2与MOS管Q2的中间节点。当控制单元输出低电平的供电启停控制信号EN时，N沟道MOS管Q2关断，NMOS管Q3导通，电容C1中保存的电荷通过电阻R4和NMOS管Q3泄放到地，使通过电源输出端OUTPUT输出的电压快速降低，迅速关断后级负载的供电电源。

对于未设置开关元件（由MOS管Q2表示的开关元件）的电路设计，可以直接利用系统控制单元输出的供电启停控制信号EN控制所述可控放电电路的工作状态，仍以泄放电阻R4和NMOS管Q3组成的可控放电电路为例进行说明。将控制单元输出的供电启停控制信号EN传输至NMOS管Q3的栅极，在需要停止向后级负载供电时，通过控制单元输出高电平的供电启停控制信号EN，控制NMOS管Q3饱和导通，实现电容C1中储存电荷的快速泄放。

当然，所述可控放电电路也可以采用泄放电阻R4与其他开关元件连接而成，例如三极管、二极管、可控硅等，本实施例并不仅限于以上举例。

本实施例的开关电路结构简单、成本低，可以满足各种电子器件对供电电源上升时序的不同要求，尤其适合应用在追求轻薄小型化外观的数码电子产品中。

当然，以上所述仅是本实用新型的一种优选实施方式，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims

1.一种上升时间可控的开关电路，其特征在于：包括一颗P沟道MOS管、两个电阻和两个电容，所述P沟道MOS管的源极连接输入电源，漏极连接电源输出端，并通过第一电容接地，在所述P沟道MOS管的源极与栅极之间分别并联第一电阻和第二电容，且P沟道MOS管的栅极通过第二电阻接地。

2.根据权利要求1所述的上升时间可控的开关电路，其特征在于：所述第一电阻的阻值大于第二电阻阻值的三倍以上。

3.根据权利要求1所述的上升时间可控的开关电路，其特征在于：所述第二电容的电容值小于等于4.7uF。

4.根据权利要求1至3中任一项所述的上升时间可控的开关电路，其特征在于：所述第二电阻通过一开关元件的开关通路接地，开关元件的控制端接收供电启停控制信号。

5.根据权利要求4所述的上升时间可控的开关电路，其特征在于：所述开关元件为一颗N沟道MOS管，所述N沟道MOS管的漏极连接第二电阻，源极接地，栅极接收所述的供电启停控制信号。

6.根据权利要求4所述的上升时间可控的开关电路，其特征在于：在所述第一电容的两端并联有可控放电电路，所述可控放电电路的控制端连接第二电阻与所述开关元件的中间节点，控制第一电容的正极在要求停止供电时接通系统地，对地泄放第一电容中储存的电荷。

7.根据权利要求6所述的上升时间可控的开关电路，其特征在于：在所述可控放电电路中包含有泄放电阻和一NMOS管，所述泄放电阻连接在所述P沟道 MOS管的漏极与NMOS管的漏极之间，所述NMOS管的源极接地，栅极连接第二电阻与所述开关元件的中间节点。

8.根据权利要求1至3中任一项所述的上升时间可控的开关电路，其特征在于：在所述第一电容的两端并联有可控放电电路，所述可控放电电路接收供电启停控制信号，在要求停止供电时控制第一电容的正极接通系统地，对地泄放第一电容中储存的电荷。

9.根据权利要求8所述的上升时间可控的开关电路，其特征在于：在所述可控放电电路中包含有泄放电阻和一NMOS管，所述泄放电阻连接在所述P沟道 MOS管的漏极与NMOS管的漏极之间，所述NMOS管的源极接地，栅极接收所述的供电启停控制信号。

10.一种数码产品，其特征在于：在数码产品的内部电路板上设置有如权利要求1至9中任一项权利要求所述的上升时间可控的开关电路。