TWI786679B - 延遲電路與電路系統 - Google Patents

延遲電路與電路系統 Download PDF

Info

Publication number
TWI786679B
TWI786679B TW110121555A TW110121555A TWI786679B TW I786679 B TWI786679 B TW I786679B TW 110121555 A TW110121555 A TW 110121555A TW 110121555 A TW110121555 A TW 110121555A TW I786679 B TWI786679 B TW I786679B
Authority
TW
Taiwan
Prior art keywords
voltage
input signal
signal
capacitor
transistor
Prior art date
Application number
TW110121555A
Other languages
English (en)
Other versions
TW202249429A (zh
Inventor
邱敬硯
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW110121555A priority Critical patent/TWI786679B/zh
Priority to CN202110788247.4A priority patent/CN115473514A/zh
Priority to US17/401,862 priority patent/US11482991B1/en
Application granted granted Critical
Publication of TWI786679B publication Critical patent/TWI786679B/zh
Publication of TW202249429A publication Critical patent/TW202249429A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/0015—Layout of the delay element
    • H03K2005/00234—Layout of the delay element using circuits having two logic levels

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Transmitters (AREA)
  • Networks Using Active Elements (AREA)
  • Logic Circuits (AREA)

Abstract

一種延遲電路，其具有電壓/電流轉換單元、電容與輸出邏輯單元。電壓/電流轉換單元接收輸入信號，並根據輸入信號的電壓準位產生電流，其中電流正比於輸入信號的電壓準位。電容電性連接電壓/電流轉換單元，接收電壓/電流轉換單元產生的電流，以進行充電。輸出邏輯單元電性連接電容，接收電容之一端上的電壓信號，並根據電壓信號產生輸出信號，其中輸入信號之轉態時點與輸出信號之轉態時點之間的延遲時間與輸入信號的電壓準位無關。

Description

延遲電路與電路系統
本發明涉及一種延遲電路，且特別是一種不受輸入電壓變動而影響其延遲時間的延遲電路，以及使用所述延遲電路的電路系統。
延遲電路用於延遲響應於輸入信號的輸出信號到達特定電壓。當輸入信號的電壓準位是供應電壓時，延遲電路可以做為電源緩啟電路使用，且電源緩啟電路常用於車用電子、電腦與各類電子產品中。由於將輸出信號轉態至特定電壓，會需要一段延遲時間，因此，電源緩啟電路可以讓其所後端連接的電路、設備或裝置在穩定後，才接收電源緩啟電路所輸出的特定電壓，以避免後端連接的電路、設備或裝置容易毀損，或降低其使用壽命。然而，現有的延遲電路會因為輸入信號的電壓準位不同，而有不同的延遲時間，故仍有可以改善的空間。
請參照圖1，圖1是一種習知技術之延遲電路的電路示意圖。延遲電路1包括電壓源11、電阻R與電容C，其中電阻R電性連接於電容C與電壓源11之間。電壓源11用於提供電壓準位為供應電壓VDD的輸入信號，以對電容C進行充電，使得電容C的一端產生電壓準位為特定電壓VC的輸出信號。圖1的延遲電路1的延遲時間為RC延遲時間，且特定電壓VC與供應電壓VDD之間的關係為VC=VDD(1-e-t/RC)，因此要使得輸出信號到達特定電壓VC的時間為t=-RCln(1-VC/VDD)。顯然地，延遲時間與輸入信號的電壓準位(即，供應電壓VDD 的電壓準位)有關，故延遲時間會因為輸入信號的電壓準位(即，供應電壓VDD的電壓準位)的變動而有所變化。
請參照圖2，圖2是另一種習知技術之延遲電路的電路示意圖。延遲電路2包括電流源21、電容C與比較器22，其中電流源21接收具有供應電壓VDD的輸入信號並電性連接電容C，比較器22的正輸入端與負輸入端分別電性連接電容C與參考電壓VREF。電流源21用於提供固定的電流IC，以對電容C充電。在電容C一端的電壓被充到VREF後，比較器21的輸出信號CMP_OUT的電壓準位會轉態至供應電壓VDD。透過固定的電流IC對電容C充電以及比較器22的使用，可以讓延遲電路2上電後之輸出信號CMP_OUT轉態至供應電壓VDD的延遲時間為固定延遲時間。然而，圖2的做法需要較多的電路元件，其包括電流、電壓偏壓電路、比較器與用於靜態電流的偏壓電路，此導致了電路面積較大與耗電量較高的技術問題。
根據本發明之目的，本發明實施例提出一種延遲電路，其包括電壓/電流轉換單元、電容與輸出邏輯單元。電壓/電流轉換單元接收輸入信號，並根據輸入信號的電壓準位產生電流，其中電流正比於輸入信號的電壓準位。電容電性連接電壓/電流轉換單元，接收電壓/電流轉換單元產生的電流，以進行充電。輸出邏輯單元電性連接電容，接收電容之一端上的電壓信號，並根據電壓信號產生輸出信號，其中輸入信號之轉態時點與輸出信號之轉態時點之間的延遲時間與輸入信號的電壓準位無關。
根據上述延遲電路，在電壓信號之電壓準位等於輸入信號之電壓準位的一半時，輸出邏輯單元輸出轉態的輸出信號。
根據上述延遲電路，輸出邏輯單元包括至少一個反相器。
根據上述延遲電路，輸出邏輯單元由兩個串連的反相器構成。
根據上述延遲電路，輸入信號為供應電壓，輸出邏輯單元接收操作電壓，且操作電壓相關於供應電壓。
根據上述延遲電路，電壓/電流轉換單元包括電晶體，其形成有源極衰減電阻，其中電晶體的閘極電性連接接地電壓，電晶體的汲極電性連接電容，源極衰減電阻電性連接於電晶體的源極與輸入信號之間。
根據上述延遲電路，電晶體為P型MOS電晶體。
根據上述延遲電路，源極衰減電阻的電阻值遠大於電晶體的小信號模型之轉導的倒數。
根據上述延遲電路，電壓/電流轉換單元更包括電阻，電阻設置於源極衰減電阻與輸入信號之間，且電阻的電阻值遠大於電晶體的小信號模型之轉導的倒數。
根據本發明之目的，本發明實施例提出一種電路系統，此電路系統包括前述任一種延遲電路與電性連接延遲電路的負載，且負載用以接收輸出信號。
綜上所述，本發明實施例提供一種延遲時間不受輸入信號之電壓準位變動影響的延遲電路，其架構簡單，無須設置大面積與功耗較多的比較器與各類偏壓電路。
為了進一步理解本發明的技術、手段和效果，可以參考以下詳細描述和附圖，從而可以徹底和具體地理解本發明的目的、特徵和概念。然而，以下詳細描述和附圖僅用於參考和說明本發明的實現方式，其並非用於限制本發明。
1~4:延遲電路
11:電壓源
21:電流源
22:比較器
31、41:電壓/電流轉換單元
32、42:輸出邏輯單元
C:電容
CMP_OUT、D_OUT:輸出信號
IC、ID:電流
INV1、INV2:反相器
MP:電晶體
R:電阻
VC:特定電壓
VDD:供應電壓
VS:電壓
RS:源極衰減電阻
提供的附圖用以使本發明所屬技術領域具有通常知識者可以進一步理解本發明，並且被併入與構成本發明之說明書的一部分。附圖示出了本發明的示範實施例，並且用以與本發明之說明書一起用於解釋本發明的原理。
圖1是一種習知技術之延遲電路的電路示意圖。
圖2是另一種習知技術之延遲電路的電路示意圖。
圖3是本發明實施例之延遲電路的電路示意圖。
圖4是本發明另一實施例之延遲電路的電路示意圖。
現在將詳細參考本發明的示範實施例，其示範實施例會在附圖中被繪示出。在可能的情況下，在附圖和說明書中使用相同的元件符號來指代相同或相似的部件。另外，示範實施例的做法僅是本發明之設計概念的實現方式之一，下述的該等示範皆非用於限定本發明。
本發明實施例提供一種晶片面積較小且耗電量較低的延遲電路，且其延遲時間不受輸入信號之電壓準位變動影響。所述延遲電路不需使用比較器與各類偏壓電路，其架構簡單且易於實現，並相對地具有低製造成本的優勢。所述延遲電路主要使用一個產生之電流會與輸入信號之電壓準位成正比的電壓/電流轉換單元來產生輸出電流給電容進行充電，並使用輸出邏輯單元來獲取電容之一端的電壓來產生輸出信號，以藉此補償輸入信號之電壓準位變動對延遲時間造成的影響，從而實現具有固定延遲時間之延遲電路的目的，其中輸出邏輯單元由至少一個反相器所構成，且較佳地，由偶數個串連的反相器組成(例如，兩個)。
首先，請參照圖3，圖3是本發明實施例之延遲電路的電路示意圖。延遲電路3包括電壓/電流轉換單元31、電容C與輸出邏輯單元32，其中電壓 /電流轉換單元31接收電壓準位為供應電壓VDD的輸入信號以及電性連接電容C的第一端，電容C的第二端電性連接到低電壓(接地電壓)，輸出邏輯單元32的輸入端電性連接電容C的第一端，以及輸出邏輯單元32的輸出端用於產生輸出信號D_OUT。電壓/電流轉換單元31產生之電流會與輸入信號的電壓準位成正比，且電壓/電流轉換單元31產生之電流會對電容C進行充電。輸出邏輯單元32接收電壓準位為供應電壓VDD的輸入信號作為操作電壓使用，且輸出邏輯單元32於此實施例中，由串連的兩個反相器INV1、INV2實現。在此請注意，輸出邏輯單元32接收的操作電壓可以不等於供應電壓VDD，而是跟輸入信號有相關，例如，輸出邏輯單元32接收的操作電壓為是降壓轉換器轉換供應電壓VDD產生的操作電壓。
一般來說，反相器INV1、INV2(或輸出邏輯單元32)的轉態點大概是一半的供應電壓VDD(即，VDD/2)，因此，將電容C的第一端充電至一半的供應電壓VDD所需要的時間為T=(C/I)*(VDD/2)。延遲電路3的延遲時間為輸入信號的轉態時點與輸出信號的轉態時點之間的時間差(即時間T加上輸出邏輯單元32的延遲)，將電容C的第一端充電至一半的供應電壓VDD所需要的時間即為延遲電路3的延遲時間之一部分，輸出邏輯單元32的延遲為實質上為固定的，但時間T會隨輸入信號的電壓準位與電流而改變。因此，在電容C的電容值是固定值的情況下，只要使電壓/電流轉換單元31產生之電流(即，I)與供應電壓VDD成正比，時間T最後可變為固定值。在此請注意，輸出邏輯單元32也可以僅用一個反相器來實現，或者可以使用超過兩個以上的反相器來實現，且本發明不以此為限制。上述雖以反相器INV1、INV2(或輸出邏輯單元32)的轉態點大概是一半的供應電壓VDD為例子進行說明，但本發明不以此為限制，只要使電壓/電流轉換單元31產生之電流(即，I)與供應電壓VDD成正比，即可以使延遲時間中的時間T與輸入信號的電壓準位無關(即，延遲時間與輸入信號的電壓準位無關)。
接著，請參照圖4，圖4是本發明另一實施例之延遲電路的電路示意圖。延遲電路4包括電壓/電流轉換單元41、電容C與輸出邏輯單元42，其中圖4的電容C與輸出邏輯單元42分別與圖3的電容C與輸出邏輯單元32完全相同，故不贅述，圖4的電壓/電流轉換單元41為圖3的電壓/電流轉換單元31的其中一種實現方式，但本發明不以此為限制。
於此實施例中，電壓/電流轉換單元41包括電晶體MP，其中電晶體MP形成有源極衰減電阻(source degeneration resistor)RS，源極衰減電阻RS的第一端接收輸入信號，源極衰減電阻RS的第二端電性連接電晶體MP的源極，電晶體MP的閘極電性連接接地電壓，以及電晶體MP的汲極電性連接電容C的第一端。於此實施例中，電晶體MP為P型MOS電晶體。
於此實施例中，源極衰減電阻RS的電阻值遠大於電晶體MP的小信號模型之轉導gm的倒數時(RS>>1/gm)，流經電晶體MP的汲極電流(即，電壓/電流轉換單元41產生的電流)ID=VSG/RS，其中VSG為電晶體MP的源極-閘極電壓差(於此實施例中為電壓VS)，以及電壓VS=VDD-IDRS，因此可以計算出ID=V DD /2RS，即電流ID正比於供應電壓VDD。另外，如前面所述，反相器INV1、INV2(或輸出邏輯單元32)的轉態點(即，反相器INV1、INV2之輸入閥值電壓)大概是一半的供應電壓VDD(即，VDD/2)，因此，延遲電路4的延遲時間中的時間T=(C/ID)*(VDD/2)=CRS，而與供應電壓VDD完全無關。附帶一提的是，如果源極衰減電阻(source degeneration resistor)RS不夠大，則在其他實施例中，可以使用大電阻直接接到電晶體MP的源極與輸入信號之間，且外掛電阻的電阻值遠大於轉導gm的倒數。
除此之外，本發明實施例還提供一種電路系統，此電路系統可以特別是具有未備妥狀態下容易因為接收高電壓而毀損之負載的電路系統，但本發明不以此為限制。電路系統包括前述任一種實施例與其變化的延遲電路與負 載，且負載用以電性連接延遲電路的輸出端，以接收延遲電路輸出的輸出信號，其中負載可以是各種類型的功能性電路，例如，精密微機電晶片、感測儀器或車用電子晶片等，且本發明不以負載的類型為限制。
綜合以上所述，本發明實施例提供一種晶片面積較小且耗電量較低的延遲電路，且其延遲時間不受輸入信號之電壓準位變動影響。所述延遲電路不需使用比較器與各類偏壓電路(電壓、電流偏壓電路與用於靜態電流的偏壓電路等)，其架構簡單且易於實現，並相對地具有低製造成本的優勢。
應當理解，本文描述的示例和實施例僅用於說明目的，並且鑑於其的各種修改或改變將被建議給本領域技術人員，並且將被包括在本申請的精神和範圍以及所附權利要求的範圍之內。
3:延遲電路
31:電壓/電流轉換單元
32:輸出邏輯單元
C:電容
D_OUT:輸出信號
INV1、INV2:反相器
VDD:供應電壓

Claims (7)

  1. 一種延遲電路，包括：一電壓/電流轉換單元，接收一輸入信號，並根據該輸入信號的電壓準位產生一電流，其中該電流正比於該輸入信號的電壓準位；一電容，電性連接該電壓/電流轉換單元，接收該電壓/電流轉換單元產生的該電流，以進行充電；一輸出邏輯單元，電性連接該電容，接收該電容之一端上的一電壓信號，根據該電壓信號產生一輸出信號，其中該輸入信號之轉態時點與該輸出信號之轉態時點之間的一延遲時間與該輸入信號的電壓準位無關；其中在該電壓信號之電壓準位等於該輸入信號之電壓準位的一半時，該輸出邏輯單元輸出轉態的一輸出信號；其中該電壓/電流轉換單元包括：一電晶體，其形成有一源極衰減電阻，其中該電晶體的閘極電性連接一接地電壓，該電晶體的汲極電性連接該電容，該源極衰減電阻電性連接於該電晶體的源極與該輸入信號之間；其中該源極衰減電阻的電阻值遠大於該電晶體的小信號模型之轉導的倒數，且該延遲時間僅與該電容的電容值與該源極衰減電阻的電阻值相關。
  2. 如請求項1所述之延遲電路，其中在該輸出邏輯單元包括至少一個反相器。
  3. 如請求項1所述之延遲電路，其中該輸出邏輯單元由偶數個串連的反相器構成。
  4. 如請求項1所述之延遲電路，其中該輸入信號為一供應電壓，該輸出邏輯單元接收一操作電壓，該操作電壓相關於該供應電壓。
  5. 如請求項1所述之延遲電路，其中該電晶體為P型MOS電晶體。
  6. 一種延遲電路，包括：一電壓/電流轉換單元，接收一輸入信號，並根據該輸入信號的電壓準位產生一電流，其中該電流正比於該輸入信號的電壓準位；一電容，電性連接該電壓/電流轉換單元，接收該電壓/電流轉換單元產生的該電流，以進行充電；一輸出邏輯單元，電性連接該電容，接收該電容之一端上的一電壓信號，根據該電壓信號產生一輸出信號，其中該輸入信號之轉態時點與該輸出信號之轉態時點之間的一延遲時間與該輸入信號的電壓準位無關；其中在該電壓信號之電壓準位等於該輸入信號之電壓準位的一半時，該輸出邏輯單元輸出轉態的一輸出信號；其中該電壓/電流轉換單元包括： 一電晶體，其形成有一源極衰減電阻，其中該電晶體的閘極電性連接一接地電壓，該電晶體的汲極電性連接該電容，該源極衰減電阻電性連接於該電晶體的源極與該輸入信號之間；以及一電阻，設置於該源極衰減電阻與該輸入信號之間，且該電阻的電阻值遠大於該電晶體的小信號模型之轉導的倒數，其中該延遲時間僅與該電容的電容值與該電阻的電阻值相關。
  7. 一種電路系統，包括：如請求項1至6任一項所述之延遲電路；以及一負載，電性連接該延遲電路，用以接收該輸出信號。
TW110121555A 2021-06-11 2021-06-11 延遲電路與電路系統 TWI786679B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110121555A TWI786679B (zh) 2021-06-11 2021-06-11 延遲電路與電路系統
CN202110788247.4A CN115473514A (zh) 2021-06-11 2021-07-13 延迟电路与电路系统
US17/401,862 US11482991B1 (en) 2021-06-11 2021-08-13 Delay circuit and circuit system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110121555A TWI786679B (zh) 2021-06-11 2021-06-11 延遲電路與電路系統

Publications (2)

Publication Number Publication Date
TWI786679B true TWI786679B (zh) 2022-12-11
TW202249429A TW202249429A (zh) 2022-12-16

Family

ID=83695740

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110121555A TWI786679B (zh) 2021-06-11 2021-06-11 延遲電路與電路系統

Country Status (3)

Country Link
US (1) US11482991B1 (zh)
CN (1) CN115473514A (zh)
TW (1) TWI786679B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793238A (en) * 1996-11-01 1998-08-11 Cypress Semiconductor Corp. RC delay with feedback
US6016070A (en) * 1996-06-28 2000-01-18 Oki Electric Industry Co., Ltd. Pulse extending circuit
US6310503B1 (en) * 1998-06-30 2001-10-30 Hyundai Electronics Industries Co., Ltd. Delay circuit having a constant delay time
US20050195010A1 (en) * 2004-02-10 2005-09-08 Stmicroelectronics S.R.L. Time-delay circuit
US20070069792A1 (en) * 2005-09-29 2007-03-29 Kwang-Myoung Rho Delay circuit
US9654096B1 (en) * 2016-07-19 2017-05-16 Freescale Semiconductor,Inc. Low variation power-on-reset circuit

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6400540B1 (en) * 1999-03-12 2002-06-04 Sil.Able Inc. Clamp circuit to prevent ESD damage to an integrated circuit
US6259284B1 (en) * 1999-12-22 2001-07-10 Hitachi America, Ltd. Charge free power-on-reset circuit
KR100427034B1 (ko) * 2002-07-22 2004-04-14 주식회사 하이닉스반도체 반도체 장치의 피워온리셋 회로
KR100557539B1 (ko) * 2003-05-30 2006-03-03 주식회사 하이닉스반도체 리셋신호 발생회로
US6965503B2 (en) * 2003-09-30 2005-11-15 International Business Machines Corporation Electro-static discharge protection circuit
TWI241767B (en) * 2004-11-25 2005-10-11 Sunplus Technology Co Ltd Power-low reset circuit
US20080106308A1 (en) * 2006-10-19 2008-05-08 Avid Electronics Corp. Power-on reset circuit
US8514532B2 (en) * 2009-06-18 2013-08-20 Conexant Systems, Inc. Electrostatic discharge protection circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6016070A (en) * 1996-06-28 2000-01-18 Oki Electric Industry Co., Ltd. Pulse extending circuit
US5793238A (en) * 1996-11-01 1998-08-11 Cypress Semiconductor Corp. RC delay with feedback
US6310503B1 (en) * 1998-06-30 2001-10-30 Hyundai Electronics Industries Co., Ltd. Delay circuit having a constant delay time
US20050195010A1 (en) * 2004-02-10 2005-09-08 Stmicroelectronics S.R.L. Time-delay circuit
US20070069792A1 (en) * 2005-09-29 2007-03-29 Kwang-Myoung Rho Delay circuit
US9654096B1 (en) * 2016-07-19 2017-05-16 Freescale Semiconductor,Inc. Low variation power-on-reset circuit

Also Published As

Publication number Publication date
CN115473514A (zh) 2022-12-13
TW202249429A (zh) 2022-12-16
US11482991B1 (en) 2022-10-25

Similar Documents

Publication Publication Date Title
TWI671983B (zh) 電壓調節器及動態洩流電路
JP5285773B2 (ja) 入出力回路
US6791391B2 (en) Level shifting circuit
KR20150123929A (ko) 낮은-레이턴시 전압 부스트 회로를 갖는 전압 레벨 시프터
CN110703010A (zh) 测试电路
TWI786679B (zh) 延遲電路與電路系統
US7772853B2 (en) Semiconductor device
TWI699967B (zh) 增益調變電路
ITMI972278A1 (it) Convertitore tensione-corrente complementare differenziale
JP2010178094A (ja) 半導体集積回路装置
JP7186134B2 (ja) 半導体装置及びそれを備えた半導体システム
TWI535198B (zh) 差分信號驅動器
US20080238517A1 (en) Oscillator Circuit and Semiconductor Device
JP2017169029A (ja) レベルシフト回路、電子機器および集積回路
JP2003283307A (ja) Ｃｒ発振回路
US10454458B2 (en) Latch circuit and comparator circuit
CN108304021B (zh) 箝位电路
US20050185361A1 (en) Semiconductor apparatus and method of charging desired number of capacitors
CN107070437B (zh) 一种脉宽稳定电路
JP2010183533A (ja) 半導体集積装置
CN105700609B (zh) 一种参考电压产生电路
JP2015222905A (ja) 電流電圧変換回路及び自励発振回路
JP2645117B2 (ja) 半導体集積回路のリセット回路
JP6966367B2 (ja) 基準電圧発生回路
US20240364287A1 (en) Structure with differential amplifiers having input offset and related methods