JP7186134B2 - 半導体装置及びそれを備えた半導体システム - Google Patents

Description

本発明は半導体装置及びそれを備えた半導体システムに関し、例えば回路規模の増大を抑制するのに適した半導体装置及びそれを備えた半導体システムに関する。

タッチキーやタッチスクリーンの技術分野において、静電容量方式のタッチセンサ回路が一般的に採用されている。特許文献１には、指によってタッチ電極がタッチされたか否かを検出する相互容量方式のタッチセンサの構成が開示されている。

このタッチセンサは、タッチ電極対に電界を発生させるために当該タッチ電極対に印加される定電圧を生成する電源電圧降下回路と、前記電源電圧降下回路からタッチ電極対に定電圧を印加するときに流れる電流の値に応じた周波数のクロック信号を出力する電流制御発振回路と、電流制御発振回路から出力されるクロック信号の所定時間当たりの発振回数をカウントするカウンタと、を備える。また、このタッチセンサには、電源電圧降下回路によって生成される定電圧の変動を抑制するためのタンクコンデンサが設けられている。

特開２０１７－２０４９００号公報

しかしながら、関連技術のタッチセンサの構成では、一対のタッチ電極対に対して一組の電源電圧降下回路及びタンクコンデンサが必要になるため、回路規模が増大してしまうという問題があった。特に並行して複数のタッチ電極対のセンシングを行う場合、関連技術のタッチセンサの構成では、複数のタッチ電極対に応じた複数組の電源電圧降下回路及びタンクコンデンサが必要になるため、回路規模の増大が顕著になる。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、半導体装置は、送信電極及び受信電極を有する電極対の前記送信電極に向けてパルス信号を出力するパルス信号出力回路と、前記受信電極において発生した第１電流を第２電流に変換する電流変換回路と、前記第２電流に応じた周波数の発振信号を出力する電流制御発振回路と、前記発振信号の所定期間当たりの発振回数をカウントするカウンタと、を備え、前記電流変換回路は、第１定電流を出力する第１定電流源と、前記第１定電流及び前記第１電流の合成電流がソース－ドレイン間に流れるダイオード接続された第１トランジスタと、前記第１トランジスタにカレントミラー接続された第２トランジスタと、前記第２トランジスタに直列に設けられ、前記パルス信号に基づいてオンオフを切り替えることにより前記第２電流を出力する第３トランジスタと、を有する。

前記一実施の形態によれば、回路規模の増大を抑制することが可能な半導体装置及びそれを備えた半導体システムを提供することができる。

実施の形態１にかかる半導体装置の構成例を示す図である。 図１に示す半導体装置に設けられた電流変換回路の具体的な構成例を示す回路図である。 図２に示す電流変換回路の動作を説明するための電流波形を示す図である。 図１に示す半導体装置に設けられた電流制御発振回路の入力電流及び出力発振周波数の関係を示す図である。 実施の形態２にかかる半導体装置に設けられた電流変換回路の具体的な構成例を示す回路図である。 図５に示す電流変換回路の動作を説明するための電流波形を示す図である。 実施の形態３にかかる半導体装置に設けられた電流変換回路の具体的な構成例を示す回路図である。 実施の形態４にかかる半導体装置に設けられた電流変換回路の具体的な構成例を示す回路図である。 実施の形態１にかかる半導体装置が適用されたセンサシステムの構成例を示す図である。

説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ－ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＣＤ－Ｒ、ＣＤ－Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。

＜実施の形態１＞
図１は、実施の形態１にかかる半導体装置１の構成例を示す図である。本実施の形態にかかる半導体装置１は、相互容量方式のタッチセンサとして用いられ、電源電圧降下回路及びタンクコンデンサを用いることなくタッチ電極対のセンシングを行う機能を持つ。それにより、本実施の形態にかかる半導体装置１は、回路規模の増大を抑制することができる。以下、具体的に説明する。

図１に示すように、半導体装置１は、パルス信号出力回路１１と、ドライバ１２と、電流変換回路１３と、電流制御発振回路（ＣＣＯ；Ｃｕｒｒｅｎｔ Ｃｏｎｔｒｏｌｌｅｄ Ｏｓｃｉｌｌａｔｏｒ）１４と、カウンタ１５と、端子ＴＸ１，ＴＲ１と、を備える。図１には、タッチ電極対ＴＰ１も示されている。なお、図１には、半導体装置１の構成要素のうち、タッチ電極対ＴＰ１の静電容量の変化を検出する容量検出部の構成要素のみが示されている。

タッチ電極対ＴＰ１は、送信電極ＰＸ１及び受信電極ＰＲ１によって構成されている。送信電極ＰＸ１は、半導体装置１の端子ＴＸ１に接続されている。受信電極ＰＲ１は、半導体装置１の端子ＴＲ１に接続されている。半導体装置１によってタッチ電極対ＴＰ１の電極間に電圧が印加されることにより、当該タッチ電極対ＴＰ１の電極間には、静電容量Ｃ１が形成される。

例えば、接地された指ＦＮＧとタッチ電極対ＴＰ１との距離が十分に離れている場合、指ＦＮＧと電極ＰＸ１，ＰＲ１との間に形成される静電容量Ｃｆの値は、電極ＰＸ１，ＰＲ１間に形成される静電容量Ｃ１の値と比較して無視できる程度に小さい。

それに対し、指ＦＮＧとタッチ電極対ＴＰ１との距離が短くなるにつれて、電極ＰＸ１，ＰＲ１間に形成されていた複数の電気力線のうち指ＦＮＧに吸収される電気力線の数が増加する。そのため、指ＦＮＧとタッチ電極対ＴＰ１との距離が短くなるにつれて、電極ＰＸ１，ＰＲ１間に形成される静電容量Ｃ１の容量値は小さくなる。半導体装置１は、このときの静電容量Ｃ１の変化を検出することにより、指ＦＮＧがタッチ電極対ＴＰ１にタッチした（又は接近した）ことを検出することができる。

半導体装置１において、パルス信号出力回路１１は、所定周波数のパルス信号ＰＳ１を出力する。ドライバ１２は、パルス信号ＰＳ１を端子ＴＸ１に向けて出力する。それにより、タッチ電極対ＴＰ１の送信電極ＰＸ１には、端子ＴＸ１を介して、パルス信号ＰＳ１が印加される。

パルス信号切替回路１６は、切替信号ＭＯＤＥに基づいてパルス信号ＰＳ１及びその反転信号の何れかを選択し、パルス信号Ｐ１として出力する。パルス信号Ｐ１は、電流変換回路１３に入力される。本例では、ＭＯＤＥ＝１の場合に、パルス信号ＰＳ１が選択され、ＭＯＤＥ＝０の場合に、パルス信号ＰＳ１の反転信号が選択される。

電流変換回路１３は、送信電極ＰＸ１に印加されるパルス信号ＰＳ１が変化することによって受信電極ＰＲ１に発生した電流Ｉｉｎを、電流Ｉｏｕｔに変換して出力する。なお、電流Ｉｉｎは、静電容量Ｃ１及びパルス信号ＰＳ１の振幅に比例した電流値を示す。

＜電流変換回路１３の具体的な構成例＞
図２は、電流変換回路１３の具体的な構成例を示す回路図である。
図２に示すように、電流変換回路１３は、ＰチャネルＭＯＳトランジスタ（以下、単にトランジスタと称す）ＭＰ１と、ＮチャネルＭＯＳトランジスタ（以下、単にトランジスタと称す）ＭＮ１～ＭＮ３と、を有する。

トランジスタＭＰ１では、ソースが電源電圧端子ＶＤＤに接続され、ドレインがノードＮ１に接続され、ゲートにバイアス電圧ＶＢが印加されている。つまり、トランジスタＭＰ１は定電流源を構成している。それにより、トランジスタＭＰ１のソース－ドレイン間には、定電流（アイドル電流）Ｉｉｄｌｅが流れる。

トランジスタ（第１トランジスタ）ＭＮ１では、ソースが接地電圧端子ＧＮＤに接続され、ドレイン及びゲートがノードＮ１に接続されている。つまり、トランジスタＭＮ１はダイオード接続されている。

ノードＮ１には、さらに端子ＴＲ１が接続されている。そのため、トランジスタＭＮ１のソース－ドレイン間には、トランジスタＭＰ１からノードＮ１に供給される定電流Ｉｉｄｌｅと、受信電極ＰＲ１から端子ＴＲ１を介してノードＮ１に供給される電流Ｉｉｎと、の合成電流（Ｉｉｄｌｅ＋Ｉｉｎ）が流れる。

トランジスタ（第２トランジスタ）ＭＮ２では、ソースが接地電圧端子ＧＮＤに接続され、ドレインがノードＮ２に接続され、ゲートがノードＮ１に接続されている。つまり、トランジスタＭＮ２は、トランジスタＭＮ１にカレントミラー接続されている。それにより、トランジスタＭＮ２のソース－ドレイン間には、トランジスタＭＮ１のソース－ドレイン間に流れる電流に比例する電流が流れる。図２の例では、トランジスタＭＮ２のソース－ドレイン間には、トランジスタＭＮ１のソース－ドレイン間に流れる電流と同じ電流値の電流（Ｉｉｄｌｅ＋Ｉｉｎ）が流れる。

トランジスタ（第３トランジスタ）ＭＮ３では、ソースがノードＮ２に接続され、ドレインが電流変換回路１３の出力端子に接続され、ゲートにパルス信号Ｐ１が印加される。トランジスタＭＮ３は、パルス信号Ｐ１によってオンオフを切り替える。

＜電流変換回路１３の動作＞
続いて、図３を用いて、電流変換回路１３の動作について説明する。
図３は、電流変換回路１３の動作を説明するための電流波形を示す図である。

まず、パルス信号切替回路１６がパルス信号ＰＳ１をそのままパルス信号Ｐ１として出力している場合（ＭＯＤＥ＝１の場合）における電流変換回路１３の動作について説明する。

例えば、パルス信号ＰＳ１が立ち上がると、それに応じて、受信電極ＰＲ１（即ち、端子ＴＲ１）には正極性の電流Ｉｉｎが一時的に発生する。このとき、電流変換回路１３では、パルス信号Ｐ１の立ち上がりによってトランジスタＭＮ３がオフからオンに切り替わる。それにより、トランジスタＭＮ３のソース－ドレイン間には、電流Ｉｉｄｌｅ＋Ｉｉｎが流れる。電流変換回路１３は、パルス信号Ｐ１がＨレベルを示す期間中、電流Ｉｉｄｌｅ＋Ｉｉｎを電流Ｉｏｕｔとして出力する。

その後、パルス信号ＰＳ１が立ち下がると、それに応じて、受信電極ＰＲ１には負極性の電流Ｉｉｎが一時的に発生する。このとき、電流変換回路１３では、パルス信号Ｐ１の立ち下がりによってトランジスタＭＮ３がオンからオフに切り替わる。それにより、トランジスタＭＮ３のソース－ドレイン間には、電流が流れなくなる。電流変換回路１３は、パルス信号Ｐ１がＬレベルを示す期間中、出力電流Ｉｏｕｔを０Ａに維持する。

つまり、電流変換回路１３は、電流Ｉｉｄｌｅ＋Ｉｉｎをパルス信号Ｐ１のデューティ比で乗じた電流を、電流Ｉｏｕｔとして出力する。

次に、パルス信号切替回路１６がパルス信号ＰＳ１の反転信号をパルス信号Ｐ１として出力している場合（ＭＯＤＥ＝０の場合）における電流変換回路１３の動作について説明する。

例えば、パルス信号ＰＳ１が立ち上がると、それに応じて、受信電極ＰＲ１（即ち、端子ＴＲ１）には正極性の電流Ｉｉｎが一時的に発生する。このとき、電流変換回路１３では、パルス信号Ｐ１の立ち下がりによってトランジスタＭＮ３がオンからオフに切り替わる。それにより、トランジスタＭＮ３のソース－ドレイン間には、電流が流れなくなる。電流変換回路１３は、パルス信号Ｐ１がＬレベルを示す期間中、出力電流Ｉｏｕｔを０Ａに維持する。

その後、パルス信号ＰＳ１が立ち下がると、それに応じて、受信電極ＰＲ１には負極性の電流Ｉｉｎが一時的に発生する。このとき、電流変換回路１３では、パルス信号Ｐ１の立ち上がりによってトランジスタＭＮ３がオフからオンに切り替わる。それにより、トランジスタＭＮ３のソース－ドレイン間には、電流Ｉｉｄｌｅ－Ｉｉｎが流れる。電流変換回路１３は、パルス信号Ｐ１がＨレベルを示す期間中、電流Ｉｉｄｌｅ－Ｉｉｎを電流Ｉｏｕｔとして出力する。

つまり、電流変換回路１３は、電流Ｉｉｄｌｅ－Ｉｉｎをパルス信号Ｐ１のデューティ比で乗じた電流を、電流Ｉｏｕｔとして出力する。

電流制御発振回路１４は、電流変換回路１３から出力された電流Ｉｏｕｔに応じた周波数のクロック信号（発振信号）ＣＬＫ２を出力する。具体的には、電流制御発振回路１４は、リング発振器と、バッファ回路と、を備える。リング発振器では、電流Ｉｏｕｔに応じて遅延時間が変化する複数のインバータ回路がリング状に接続されている。バッファ回路は、複数のインバータ回路のうち最終段のインバータ回路の出力を増幅して、クロック信号ＣＬＫ２として出力する。カウンタ１５は、所定期間当たりのクロック信号ＣＬＫ２の発振回数をカウントし、カウント値ＮＣ２を出力する。

図４は、電流制御発振回路１４の入力電流及び出力発振周波数の関係を示す図である。
例えば、電流Ｉｏｕｔの値が増加すると、電流制御発振回路１４に設けられた各インバータ回路の遅延時間が減少するため、クロック信号ＣＬＫ２の周波数は大きくなり、その結果、カウント値ＮＣ２は増加する。それに対し、電流Ｉｏｕｔの値が減少すると、電流制御発振回路１４に設けられた各インバータ回路の遅延時間が増加するため、クロック信号ＣＬＫ２の周波数は小さくなり、その結果、カウント値ＮＣ２は減少する。

半導体装置１は、電流Ｉｏｕｔの電流値がＩｉｄｌｅ（即ちＩｉｎ＝０）である場合のカウント値ＮＣ２と、電流Ｉｏｕｔの電流値がＩｉｄｌｅ＋Ｉｉｎ（又はＩｉｄｌｅ－Ｉｉｎ）である場合のカウント値ＮＣ２と、の差分電流Ｉｉｎによって、タッチ電極対ＴＰ１の静電容量Ｃ１の容量値を求めることができる。

このように、本実施の形態にかかる半導体装置１は、アンプ等を構成要素とする電源電圧降下回路を備えていない電流変換回路１３を用いて、タッチ電極対ＴＰ１の静電容量の変化を検出する。また、本実施の形態にかかる半導体装置１は、タンクコンデンサも必要としない。それにより、本実施の形態にかかる半導体装置１は、回路規模の増大を抑制することができる。また、それにより、本実施の形態にかかる半導体装置１は、複数のタッチ電極対のそれぞれの静電容量を並行して計測するための回路構成を搭載しても、回路規模の増大を抑制することができる。

なお、本実施の形態では、パルス信号切替回路１６によって選択されたパルス信号ＰＳ１及びその反転信号の何れかが電流変換回路１３に入力される場合を例に説明したが、これに限られない。パルス信号ＰＳ１及びその反転信号の何れか一方のみが電流変換回路１３に入力されていてもよい。また、パルス信号切替回路１６がパルス信号出力回路１１とドライバ１２との間に設けられ、電流変換回路１３にパルス信号ＰＳ１が、ドライバ１２に選択的にパルス信号ＰＳ１およびその反転信号が、入力されていてもよい。

また、本実施の形態では、電流Ｉｏｕｔの電流値がＩｉｄｌｅを示す場合のカウント値ＮＣ２と、電流Ｉｏｕｔの電流値がＩｉｄｌｅ＋Ｉｉｎ（又はＩｉｄｌｅ－Ｉｉｎ）を示す場合のカウント値ＮＣ２と、の差分電流Ｉｉｎによって、タッチ電極対ＴＰ１の静電容量Ｃ１の容量値が求められる場合を例に説明したが、これに限られない。電流Ｉｏｕｔの電流値がＩｉｄｌｅ＋Ｉｉｎを示す場合のカウント値ＮＣ２と、電流Ｉｏｕｔの電流値がＩｉｄｌｅ－Ｉｉｎを示す場合のカウント値ＮＣ２と、のカウント値の差分に基づいて、タッチ電極対ＴＰ１の静電容量Ｃ１の容量値が求められてもよい。このとき、カウント値の差分は差分電流２×Ｉｉｎに相当し、かつ、定電流Ｉｉｄｌｅの変動成分が相殺されるため、静電容量Ｃ１の容量値の変化量の計測精度が向上する。

＜実施の形態２＞
続いて、実施の形態２にかかる半導体装置２について説明する。
本実施の形態にかかる半導体装置２は、半導体装置１と比較して、電流変換回路１３の代わりに電流変換回路２３を備える。半導体装置２のその他の構成については、半導体装置１の場合と同様であるため、その説明を省略する。

図５は、電流変換回路２３の具体的な構成例を示す回路図である。
図５に示すように、電流変換回路２３は、電流変換回路１３と比較して、ＰチャネルＭＯＳトランジスタ（以下、単にトランジスタと称す）ＭＰ２と、ＮチャネルＭＯＳトランジスタ（以下、単にトランジスタと称す）ＭＮ４～ＭＮ７と、をさらに有する。

トランジスタＭＰ２では、ソースが電源電圧端子ＶＤＤに接続され、ドレインがノードＮ３に接続され、ゲートにバイアス電圧ＶＢが印加されている。つまり、トランジスタＭＰ２は定電流源を構成している。ここで、図５の例では、トランジスタＭＰ２の電流駆動能力がトランジスタＭＰ１の電流駆動能力の２倍である。そのため、トランジスタＭＰ２のソース－ドレイン間には、トランジスタＭＰ２のソース－ドレイン間に流れる定電流Ｉｉｄｌｅの２倍の定電流（アイドル電流）２×Ｉｉｄｌｅが流れる。

トランジスタ（第４トランジスタ）ＭＮ４では、ソースが接地電圧端子ＧＮＤに接続され、ドレインがノードＮ３に接続され、ゲートがノードＮ１に接続されている。つまり、トランジスタＭＮ４は、トランジスタＭＮ１にカレントミラー接続されている。それにより、トランジスタＭＮ４のソース－ドレイン間には、トランジスタＭＮ１のソース－ドレイン間に流れる電流に比例する電流が流れる。図５の例では、トランジスタＭＮ４のソース－ドレイン間には、トランジスタＭＮ１のソース－ドレイン間に流れる電流と同じ電流値の電流（Ｉｉｄｌｅ＋Ｉｉｎ）が流れる。

トランジスタ（第５トランジスタ）ＭＮ５では、ソースが接地電圧端子ＧＮＤに接続され、ドレイン及びゲートがノードＮ３に接続されている。つまり、トランジスタＭＮ５はダイオード接続されている。そのため、トランジスタＭＮ５のソース－ドレイン間には、トランジスタＭＮ２からノードＮ３に流れる定電流２×Ｉｉｄｌｅと、ノードＮ３からトランジスタＭＮ４に流れる電流（Ｉｉｄｌｅ＋Ｉｉｎ）と、の差分電流（Ｉｉｄｌｅ－Ｉｉｎ）が流れる。

トランジスタ（第６トランジスタ）ＭＮ６では、ソースが接地電圧端子ＧＮＤに接続され、ドレインがノードＮ４に接続され、ゲートがノードＮ３に接続されている。つまり、トランジスタＭＮ６は、トランジスタＭＮ５にカレントミラー接続されている。それにより、トランジスタＭＮ６のソース－ドレイン間には、トランジスタＭＮ５のソース－ドレイン間に流れる電流に比例する電流が流れる。図５の例では、トランジスタＭＮ６のソース－ドレイン間には、トランジスタＭＮ５のソース－ドレイン間に流れる電流と同じ電流値の電流（Ｉｉｄｌｅ－Ｉｉｎ）が流れる。

トランジスタ（第７トランジスタ）ＭＮ７では、ソースがノードＮ４に接続され、ドレインが電流変換回路２３の出力端子に接続され、ゲートにパルス信号Ｐ１の反転信号ＰＢ１が印加される。トランジスタＭＮ７は、パルス信号ＰＢ１によってトランジスタＭＮ３と相補的にオンオフを切り替える。

電流変換回路２３のその他の構成については、電流変換回路１３の場合と同様であるため、その説明を省略する。

＜電流変換回路２３の動作＞
続いて、図６を用いて、電流変換回路２３の動作について説明する。
図６は、電流変換回路２３の動作を説明するための電流波形を示す図である。

まず、パルス信号切替回路１６がパルス信号ＰＳ１をそのままパルス信号Ｐ１として出力している場合（ＭＯＤＥ＝１の場合）における電流変換回路２３の動作について説明する。

例えば、パルス信号ＰＳ１が立ち上がると、それに応じて、受信電極ＰＲ１（即ち、端子ＴＲ１）には正極性の電流Ｉｉｎが一時的に発生する。このとき、電流変換回路２３では、パルス信号Ｐ１の立ち上がりによってトランジスタＭＮ３がオンし、パルス信号ＰＢ１の立ち下がりによってトランジスタＭＮ７がオフする。それにより、トランジスタＭＮ３のソース－ドレイン間には、電流Ｉｉｄｌｅ＋Ｉｉｎが流れる。電流変換回路２３は、パルス信号ＰＳ１がＨレベルを示す期間中、電流Ｉｉｄｌｅ＋Ｉｉｎを電流Ｉｏｕｔとして出力する。なお、このときの電流Ｉｉｎは正極性を示すため、電流Ｉｏｕｔは電流Ｉｉｄｌｅ＋｜Ｉｉｎ｜と表すこともできる。

その後、パルス信号ＰＳ１が立ち下がると、それに応じて、受信電極ＰＲ１には負極性の電流Ｉｉｎが一時的に発生する。このとき、電流変換回路１３では、パルス信号Ｐ１の立ち下がりによってトランジスタＭＮ３がオフし、パルス信号ＰＢ１の立ち上がりによってトランジスタＭＮ７がオンする。それにより、トランジスタＭＮ７のソース－ドレイン間には、電流Ｉｉｄｌｅ－Ｉｉｎが流れる。電流変換回路２３は、パルス信号ＰＳ１がＬレベルを示す期間中、電流Ｉｉｄｌｅ－Ｉｉｎを電流Ｉｏｕｔとして出力する。なお、このときの電流Ｉｉｎは負極性を示すため、電流Ｉｏｕｔは電流Ｉｉｄｌｅ＋｜Ｉｉｎ｜と表すこともできる。

つまり、電流変換回路２３は、電流Ｉｉｄｌｅ＋｜２×Ｉｉｎ｜を、電流Ｉｏｕｔとして出力する。

次に、パルス信号切替回路１６がパルス信号ＰＳ１の反転信号をパルス信号Ｐ１として出力している場合（ＭＯＤＥ＝０の場合）における電流変換回路１３の動作について説明する。

例えば、パルス信号ＰＳ１が立ち上がると、それに応じて、受信電極ＰＲ１（即ち、端子ＴＲ１）には正極性の電流Ｉｉｎが一時的に発生する。このとき、電流変換回路２３では、パルス信号Ｐ１の立ち下がりによってトランジスタＭＮ３がオフし、パルス信号ＰＢ１の立ち上がりによってトランジスタＭＮ７がオンする。それにより、トランジスタＭＮ７のソース－ドレイン間には、電流Ｉｉｄｌｅ－Ｉｉｎが流れる。電流変換回路２３は、パルス信号ＰＳ１がＨレベルを示す期間中、電流Ｉｉｄｌｅ－Ｉｉｎを電流Ｉｏｕｔとして出力する。なお、このときの電流Ｉｉｎは正極性を示すため、電流Ｉｏｕｔは電流Ｉｉｄｌｅ－｜Ｉｉｎ｜と表すこともできる。

その後、パルス信号ＰＳ１が立ち下がると、それに応じて、受信電極ＰＲ１には負極性の電流Ｉｉｎが一時的に発生する。このとき、電流変換回路１３では、パルス信号Ｐ１の立ち上がりによってトランジスタＭＮ３がオンし、パルス信号ＰＢ１の立ち下がりによってトランジスタＭＮ７がオフする。それにより、トランジスタＭＮ３のソース－ドレイン間には、電流Ｉｉｄｌｅ＋Ｉｉｎが流れる。電流変換回路２３は、パルス信号ＰＳ１がＬレベルを示す期間中、電流Ｉｉｄｌｅ＋Ｉｉｎを電流Ｉｏｕｔとして出力する。なお、このときの電流Ｉｉｎは負極性を示すため、電流Ｉｏｕｔは電流Ｉｉｄｌｅ－｜Ｉｉｎ｜と表すこともできる。

つまり、電流変換回路２３は、電流Ｉｉｄｌｅ－｜２×Ｉｉｎ｜を、電流Ｉｏｕｔとして出力する。

このように、本実施の形態にかかる半導体装置２は、アンプ等を構成要素とする電源電圧降下回路を備えていない電流変換回路２３を用いて、タッチ電極対ＴＰ１の静電容量の変化を検出する。また、本実施の形態にかかる半導体装置２は、タンクコンデンサも必要としない。それにより、本実施の形態にかかる半導体装置２は、回路規模の増大を抑制することができる。また、それにより、本実施の形態にかかる半導体装置２は、複数のタッチ電極対のそれぞれの静電容量を並行して計測するための回路構成を搭載しても、回路規模の増大を抑制することができる。

さらに、本実施の形態にかかる半導体装置２では、電流変換回路２３が、受信電極ＰＲ１に発生する正極性及び負極性の電流Ｉｉｎの双方を含む電流Ｉｏｕｔを出力する。それにより、本実施の形態にかかる半導体装置２は、半導体装置１の場合と比較して、検出精度を約２倍程度向上させることができる。あるいは、本実施の形態にかかる半導体装置２は、半導体装置１の場合と比較して、同等の検出精度を約２分の１の時間で得ることができる。

なお、本実施の形態では、パルス信号切替回路１６によって選択されたパルス信号ＰＳ１及びその反転信号の何れかが電流変換回路２３に入力される場合を例に説明したが、これに限られない。パルス信号ＰＳ１及びその反転信号の何れか一方のみが電流変換回路２３に入力されていてもよい。

また、本実施の形態では、電流Ｉｏｕｔの電流値がＩｉｄｌｅを示す場合のカウント値ＮＣ２と、電流Ｉｏｕｔの電流値がＩｉｄｌｅ＋｜２×Ｉｉｎ｜（又はＩｉｄｌｅ－｜２×Ｉｉｎ｜）を示す場合のカウント値ＮＣ２と、の差分電流｜２×Ｉｉｎ｜によって、タッチ電極対ＴＰ１の静電容量Ｃ１の容量値が求められる場合を例に説明したが、これに限られない。電流Ｉｏｕｔの電流値がＩｉｄｌｅ＋｜２×Ｉｉｎ｜を示す場合のカウント値ＮＣ２と、電流Ｉｏｕｔの電流値がＩｉｄｌｅ－｜２×Ｉｉｎ｜を示す場合のカウント値ＮＣ２と、のカウント値の差分に基づいて、タッチ電極対ＴＰ１の静電容量Ｃ１の容量値が求められてもよい。このとき、カウント値の差分は差分電流４×Ｉｉｎに相当し、かつ、定電流Ｉｉｄｌｅの変動成分が相殺されるため、静電容量Ｃ１の容量値の変化量の計測精度が向上する。

＜実施の形態３＞
続いて、実施の形態３にかかる半導体装置３について説明する。
本実施の形態にかかる半導体装置３は、半導体装置２と比較して、電流変換回路２３の代わりに電流変換回路３３を備える。半導体装置３のその他の構成については、半導体装置２の場合と同様であるため、その説明を省略する。

図７は、電流変換回路３３の具体的な構成例を示す回路図である。
図７に示すように、電流変換回路３３は、電流変換回路２３と比較して、ＰチャネルＭＯＳトランジスタ（以下、単にトランジスタと称す）ＭＰ３、ＭＰ４と、ＮチャネルＭＯＳトランジスタ（以下、単にトランジスタと称す）ＭＮ８、ＭＮ９と、をさらに有する。なお、トランジスタＭＰ３，ＭＰ４，ＭＮ８，ＭＮ９によって、カレントミラー回路が構成されている。

トランジスタ（第８トランジスタ）ＭＮ８では、ソースが接地電圧端子ＧＮＤに接続され、ドレインがノード５に接続され、ゲートにノードＮ１が接続されている。つまり、トランジスタＭＮ８は、トランジスタＭＮ１にカレントミラー接続されている。それにより、トランジスタＭＮ８のソース－ドレイン間には、トランジスタＭＮ１のソース－ドレイン間に流れる電流に比例する電流が流れる。図７の例では、トランジスタＭＮ８のソース－ドレイン間には、トランジスタＭＮ１のソース－ドレイン間に流れる電流と同じ電流値の電流（Ｉｉｄｌｅ＋Ｉｉｎ）が流れる。

トランジスタ（第９トランジスタ）ＭＰ３では、ソースが電源電圧端子ＶＤＤに接続され、ドレイン及びゲートがノードＮ５に接続されている。トランジスタ（第１０トランジスタ）ＭＰ４では、ソースが電源電圧端子ＶＤＤに接続され、ドレインがノードＮ６に接続され、ゲートがノードＮ５に接続されている。

トランジスタ（第１１トランジスタ）ＭＮ９では、ソースが接地電圧端子ＧＮＤに接続され、ドレイン及びゲートがノードＮ６に接続されている。したがって、トランジスタＭＮ９のソース－ドレイン間には、トランジスタＭＮ８のソース－ドレイン間に流れる電流に比例する電流が流れる。図７の例では、トランジスタＭＮ９のソース－ドレイン間には、トランジスタＭＮ８のソース－ドレイン間に流れる電流と同じ電流値の電流（Ｉｉｄｌｅ＋Ｉｉｎ）が流れる。

ここで、トランジスタＭＮ２のゲートは、ノードＮ１に接続される代わりに、ノードＮ６に接続されている。つまり、トランジスタＭＮ２のゲートには、トランジスタＭＰ３，ＭＰ４，ＭＮ８，ＭＮ９からなるカレントミラー回路を介して、ノードＮ１の電圧が印加されている。

電流変換回路３３のその他の構成については、電流変換回路２３の場合と同様であるため、その説明を省略する。

本実施の形態にかかる半導体装置３は、半導体装置２と同等程度の効果を奏することができる。さらに、本実施の形態にかかる半導体装置３では、電流変換回路３３が、トランジスタＭＮ７のゲートと、電流変換回路３３の電流入力端子と、の間にカレントミラー回路を設けることにより、トランジスタＭＮ７のゲートにインパルスな電流波形の電流Ｉｉｎが直接印加されないように構成されている。それにより、電流変換回路３３は、電流Ｉｏｕｔの電流波形をなまらせることができる。それにより、電流Ｉｏｕｔが次段の電流制御発振回路１４の入力電流レンジの範囲内に抑えられるため、計測特性が向上する。

なお、本実施の形態では、半導体装置２に設けられた電流変換回路２３において、トランジスタＭＮ７のゲートと、電流変換回路３３の電流入力端子と、の間にカレントミラー回路が追加された場合を例に説明したが、これに限られない。当然ながら、半導体装置１に設けられた電流変換回路１３において、トランジスタＭＮ７のゲートと、電流変換回路３３の電流入力端子と、の間にカレントミラー回路が追加された場合でも、計測特性が向上する。

＜実施の形態４＞
続いて、実施の形態４にかかる半導体装置４について説明する。
本実施の形態にかかる半導体装置４は、半導体装置３と比較して、電流変換回路３３の代わりに電流変換回路４３を備え、かつ、ダミートランジスタＭＰ６をさらに備える。半導体装置４のその他の構成については、半導体装置３の場合と同様であるため、その説明を省略する。

図８は、電流変換回路４３の具体的な構成例を示す回路図である。
図８に示すように、電流変換回路４３は、電流変換回路３３と比較して、ＮチャネルＭＯＳトランジスタ（以下、単にトランジスタと称す）ＭＮ１０，ＭＮ１１をさらに有する。また、電流変換回路４３は、電流Ｉｏｕｔを出力する出力端子ＯＵＴに加えて、電流ＩｏｕｔＢを出力する出力端子ＯＵＴＢをさらに備える。

トランジスタ（第１２トランジスタ）ＭＮ１０では、ソースがノードＮ２に接続され、ドレインが電流変換回路４３の出力端子ＯＵＴＢに接続され、ゲートにパルス信号Ｐ１の反転信号ＰＢ１が印加される。トランジスタＭＮ１０は、パルス信号ＰＢ１によってオンオフを切り替える。トランジスタ（第１３トランジスタ）ＭＮ１１では、ソースがノードＮ４に接続され、ドレインが電流変換回路４３の出力端子ＯＵＴＢに接続され、ゲートにパルス信号Ｐ１が印加される。トランジスタＭＮ１１は、パルス信号Ｐ１によってオンオフを切り替える。つまり、トランジスタＭＮ１０，ＭＮ１１は、それぞれトランジスタＭＮ３，ＭＮ７と相補的にオンオフを切り替える。

そのため、出力端子ＯＵＴに流れる電流Ｉｏｕｔの電流値がＩｉｄｌｅ＋｜２×Ｉｉｎ｜を示す場合には、出力端子ＯＵＴＢに流れる電流ＩｏｕｔＢの電流値はＩｉｄｌｅ－｜２×Ｉｉｎ｜を示す。それに対し、出力端子ＯＵＴに流れる電流Ｉｏｕｔの電流値がＩｉｄｌｅ－｜２×Ｉｉｎ｜を示す場合には、出力端子ＯＵＴＢに流れる電流ＩｏｕｔＢの電流値はＩｉｄｌｅ＋｜２×Ｉｉｎ｜を示す。

ダミートランジスタＭＰ６は、ＰチャネルＭＯＳトランジスタであって、電流制御発振回路１４の入力段に設けられたＰチャネルＭＯＳトランジスタ（以下、トランジスタと称す）ＭＰ５に対応して設けられている。なお、ダミートランジスタＭＰ６は、トランジスタＭＰ５と同一サイズかつ同一形状であることが好ましい。

具体的には、電流制御発振回路１４の入力段に設けられたトランジスタＭＰ５では、ソースが電源電圧端子ＶＤＤに接続され、ドレイン及びゲートが電流変換回路４３の出力端子ＯＵＴに接続されている。ダミートランジスタＭＰ６では、ソースが電源電圧端子ＶＤＤに接続され、ドレイン及びゲートが電流変換回路４３の出力端子ＯＵＴＢに接続されている。

ノードＮ２には、例えば、トランジスタＭＮ２，ＭＮ３，ＭＮ１０の電極等が持つジャンクション容量、及び、配線容量などの寄生の静電容量が形成されている。また、ノードＮ４には、例えば、トランジスタＭＮ６，ＭＮ７，ＭＮ１１の電極等が持つジャンクション容量、及び、配線容量などの寄生の静電容量が形成されている。

ここで、図７に示す電流変換回路３３では、トランジスタＭＮ３がオフすると、ノードＮ２の電圧がグランドレベル（０Ｖ）まで放電される。そのため、その後、トランジスタＭＮ３がオフからオンに切り替わると、トランジスタＭＮ３のソース－ドレイン間には、所望の電流Ｉｉｄｌｅ＋Ｉｉｎのみならず、ノードＮ２の寄生容量を充放電するための電流が余分に流れる。同様に、図７に示す電流変換回路３３では、トランジスタＭＮ７がオフすると、ノードＮ４の電圧がグランドレベル（０Ｖ）まで放電される。そのため、その後、トランジスタＭＮ７がオフからオンに切り替わると、トランジスタＭＮ７のソース－ドレイン間には、所望の電流Ｉｉｄｌｅ－Ｉｉｎのみならず、ノードＮ４の寄生容量を充放電するための電流が余分に流れる。その結果、電流Ｉｏｕｔには、ノードＮ２，Ｎ４の寄生容量を充放電するための余分な電流が誤差成分として含まれてしまう。なお、この誤差成分は、パルス信号Ｐ１の周波数の増加に比例して大きくなる。

それに対し、図８に示す電流変換回路４３では、トランジスタＭＮ３がオフしても、トランジスタＭＮ１０がオンすることによってノードＮ２に電荷が供給されるため、ノードＮ２の電圧がグランドレベルまで放電されることはない。そのため、その後、トランジスタＭＮ３がオフからオンに切り替わった場合においてトランジスタＭＮ３のソース－ドレイン間に流れる余分な電流（寄生容量を充放電するための電流）は抑制される。同様に、図８に示す電流変換回路４３では、トランジスタＭＮ７がオフしても、トランジスタＭＮ１１がオンすることによってノードＮ４に電荷が供給されるため、ノードＮ４の電圧がグランドレベルまで放電されることはない。そのため、その後、トランジスタＭＮ７がオフからオンに切り替わった場合においてトランジスタＭＮ７のソース－ドレイン間に流れる余分な電流（寄生容量を充放電するための電流）は抑制される。その結果、電流Ｉｏｕｔに含まれる誤差成分は抑制される。

なお、本実施の形態では、半導体装置３に設けられた電流変換回路３３に対して、ノードＮ２，Ｎ４をグランドレベルまで放電させないようにトランジスタＭＮ１０，ＭＮ１１が追加された場合を例に説明したが、これに限られない。当然ながら、半導体装置１に設けられた電流変換回路１３に対して、ノードＮ２をグランドレベルまで放電させないようにトランジスタＭＮ１０が追加されても良い。また、半導体装置２に設けられた電流変換回路２３に対して、ノードＮ２，Ｎ４をグランドレベルまで放電させないようにトランジスタＭＮ１０，ＭＮ１１が追加されても良い。

＜半導体装置１の適用事例＞
続いて、図９を用いて、半導体装置１の適用事例について説明する。図９は、半導体装置１が適用されたセンサシステム（半導体システム）ＳＹＳ１の構成例を示す図である。

図９に示すように、センサシステムＳＹＳ１は、タッチスクリーン１００と、半導体装置１に対応する半導体装置１ａと、を備える。タッチスクリーン１００上には、ｎ行×ｍ列の複数のタッチ電極対ＴＰ１が配置されている。半導体装置１ａは、パルス信号出力回路１１と、セレクタ１８と、ドライバ１２＿１～１２＿ｍと、電流変換回路１３＿１～１３＿ｎと、電流制御発振回路１４＿１～１４＿ｎと、カウンタ１５＿１～１５＿ｎと、パルス信号切替回路１６と、演算処理部（ＣＰＵ）１７と、を備える。

セレクタ１８は、パルス信号出力回路１１から出力されたパルス信号ＰＳ１を、ドライバ１２＿１～１２＿ｍの何れかに選択的に出力する。ドライバ１２＿１～１２＿ｍは、何れもドライバ１２に対応し、それぞれ１～ｍ列目のｎ個のタッチ電極対ＴＰ１の送信電極に選択的にパルス信号ＰＳ１を出力する。

電流変換回路１３＿１～１３＿ｎは、何れも電流変換回路１３に対応し、それぞれ１～ｎ行目のｍ個のタッチ電極対ＴＰ１の受信電極に何れかに発生した電流Ｉｉｎ＿１～Ｉｉｎ＿ｎを電流Ｉｏｕｔ＿１～Ｉｏｕｔ＿ｎに変換する。電流制御発振回路１４＿１～１４＿ｎは、何れも電流制御発振回路１４に対応し、それぞれ電流Ｉｏｕｔ＿１～Ｉｏｕｔ＿ｎに応じた周波数のクロック信号ＣＬＫ２＿１～ＣＬＫ２＿ｎを出力する。カウンタ１５＿１～１５＿ｎは、何れもカウンタ１５に対応し、それぞれ所定期間当たりのクロック信号ＣＬＫ２＿１～ＣＬＫ２＿ｎの発振回数をカウントしてカウント値ＮＣ２＿１～ＮＣ２＿ｎを出力する。そして、演算処理部１７は、カウント値ＮＣ２＿１～ＮＣ２＿ｎに基づいて、何れのタッチ電極対ＴＰ１に指がタッチされたかを検出する。半導体装置１ａのその他の構成については、半導体装置１と同様であるため、その説明を省略する。

ここで、半導体装置１ａには複数の電流変換回路１３＿１～１３＿ｎが設けられているが、既に説明したように各電流変換回路１３＿１の回路規模は小さい。そのため、センサシステムＳＹＳ１は、回路規模の増大を抑制することができる。

なお、本例では、各電流変換回路１３＿１～１３＿ｎにパルス信号Ｐ１が入力されているが、実施の形態１と同様に、パルス信号ＰＳ１が入力され、パルス信号切替回路１６がパルス信号出力回路１１およびセレクタ１８間に設けられ、ドライバ１２＿１～１２＿ｍに選択的にパルス信号ＰＳ１およびその反転信号のいずれかが入力されてもよい。

なお、本例では、半導体装置１の構成がセンサシステムに適用される場合について説明したが、これに限られず、当然ながら、半導体装置２～４の何れかの構成がセンサシステムに適用されてもよい。

以上のように、上記実施の形態１～４にかかる半導体装置は、アンプ等を構成要素とする電源電圧降下回路を備えていない電流変換回路を用いて、タッチ電極対ＴＰ１の静電容量の変化を検出する。また、上記実施の形態１～４にかかる半導体装置は、タンクコンデンサも必要としない。それにより、上記実施の形態１～４にかかる半導体装置は、回路規模の増大を抑制することができる。また、それにより、上記実施の形態１～４にかかる半導体装置は、複数のタッチ電極対のそれぞれの静電容量を並行して計測するための回路構成を搭載しても、回路規模の増大を抑制することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

例えば、上記の実施の形態に係る半導体装置では、半導体基板、半導体層、拡散層（拡散領域）などの導電型（ｐ型もしくはｎ型）を反転させた構成としてもよい。そのため、ｎ型、及びｐ型の一方の導電型を第１の導電型とし、他方の導電型を第２の導電型とした場合、第１の導電型をｐ型、第２の導電型をｎ型とすることもできるし、反対に第１の導電型をｎ型、第２の導電型をｐ型とすることもできる。

１ 半導体装置
１ａ 半導体装置
２ 半導体装置
３ 半導体装置
４ 半導体装置
１１ パルス信号出力回路
１２ ドライバ
１３ 電流変換回路
１４ 電流制御発振回路
１５ カウンタ
１６ パルス信号切替回路
２３ 電流変換回路
３３ 電流変換回路
４３ 電流変換回路
１００ タッチスクリーン
ＭＮ１～ＭＮ１１ トランジスタ
ＭＰ１～ＭＰ５ トランジスタ
ＭＰ６ ダミートランジスタ
ＰＸ１ 送信電極
ＰＲ１ 受信電極
ＳＹＳ１ センサシステム
ＴＸ１ 端子
ＴＲ１ 端子
ＴＰ１ タップ電極対

Claims (13)

1. 送信電極及び受信電極を有する電極対の前記送信電極に向けてパルス信号を出力するパルス信号出力回路と、
   前記受信電極において発生した第１電流を第２電流に変換する電流変換回路と、
   前記第２電流に応じた周波数の発振信号を出力する電流制御発振回路と、
   前記発振信号の所定期間当たりの発振回数をカウントするカウンタと、
   を備え、
   前記電流変換回路は、
   第１定電流を出力する第１定電流源と、
   前記第１定電流及び前記第１電流の合成電流がソース－ドレイン間に流れるダイオード接続された第１トランジスタと、
   前記第１トランジスタにカレントミラー接続された第２トランジスタと、
   前記第２トランジスタに直列に設けられ、前記パルス信号に基づいてオンオフを切り替えることにより前記第２電流を出力する第３トランジスタと、
   を有する、半導体装置。
2. 前記パルス信号及びその反転信号の何れかを選択して前記電流変換回路または前記送信電極に向けて出力するパルス信号切替回路をさらに備える、
   請求項１に記載の半導体装置。
3. 演算処理部をさらに備え、
   前記演算処理部は、前記パルス信号切替回路から前記パルス信号が出力されたときの前記第２電流に基づく第１カウント値と、前記パルス信号切替回路から前記パルス信号の反転信号が出力されたときの前記第２電流に基づく第２のカウント値との差分に応じて、前記送信電極および受信電極間の容量値を検出する、
   請求項２に記載の半導体装置。
4. 前記電流変換回路は、
   前記第１トランジスタのソース－ドレイン間に流れる電流に応じて、前記第２トランジスタのソース－ドレイン間に流れる電流を制御するカレントミラー回路をさらに備えた、
   請求項１に記載の半導体装置。
5. 前記カレントミラー回路は、
   前記第１トランジスタにカレントミラー接続された第８トランジスタと、
   前記第８トランジスタに直列に設けられ、前記第８トランジスタと導電型の異なる第９トランジスタと、
   前記第９トランジスタにカレントミラー接続された、前記第９トランジスタと同一導電型の第１０トランジスタと、
   前記第１０トランジスタに直列に設けられた、前記第８トランジスタと同一導電型の第１１トランジスタと、
   を有し、
   前記第２トランジスタは、前記第１１トランジスタにカレントミラー接続されている、
   請求項４に記載の半導体装置。
6. 前記電流変換回路は、
   前記第１定電流に比例する第２定電流を出力する第２定電流源と、
   前記第２定電流源に直列に設けられ、前記第１トランジスタにカレントミラー接続された第４トランジスタと、
   前記第２定電流と、前記第４トランジスタのソース－ドレイン間に流れる電流と、の差分電流がソース－ドレイン間に流れるダイオード接続された第５トランジスタと、
   前記第５トランジスタにカレントミラー接続された第６トランジスタと、
   前記第６トランジスタに直列に設けられ、前記第３トランジスタと相補的にオンオフを切り替えることにより、前記第３トランジスタとともに前記第２電流を出力する第７トランジスタと、
   をさらに有する、
   請求項１に記載の半導体装置。
7. 前記パルス信号及びその反転信号の何れかを選択して前記電流変換回路に向けて出力するパルス信号切替回路をさらに備え、
   前記電流変換回路に設けられた前記第３トランジスタは、前記パルス信号切替回路の出力信号に基づいてオンオフを切り替え、かつ、前記電流変換回路に設けられた前記第７トランジスタは、前記パルス信号切替回路の出力信号の反転信号に基づいてオンオフを切り替える、
   請求項６に記載の半導体装置。
8. 前記電流変換回路は、
   前記第１トランジスタのソース－ドレイン間に流れる電流に応じて、前記第２トランジスタのソース－ドレイン間に流れる電流を制御するカレントミラー回路をさらに備えた、
   請求項６に記載の半導体装置。
9. 前記カレントミラー回路は、
   前記第１トランジスタにカレントミラー接続された第８トランジスタと、
   前記第８トランジスタに直列に設けられ、前記第８トランジスタと導電型の異なる第９トランジスタと、
   前記第９トランジスタにカレントミラー接続された、前記第９トランジスタと同一導電型の第１０トランジスタと、
   前記第１０トランジスタに直列に設けられた、前記第８トランジスタと同一導電型の第１１トランジスタと、
   を有し、
   前記第２トランジスタは、前記第１１トランジスタにカレントミラー接続されている、
   請求項８に記載の半導体装置。
10. 前記電流変換回路は、
    前記第３トランジスタと相補的にオンオフを切り替え、かつ、オンした場合に前記第２トランジスタと前記第３トランジスタとの間のノードに電荷を供給する第１２トランジスタと、
    前記第７トランジスタと相補的にオンオフを切り替え、かつ、オンした場合に前記第６トランジスタと前記第７トランジスタとの間のノードに電荷を供給する第１３トランジスタと、
    を備えた、
    請求項８に記載の半導体装置。
11. 電源電圧端子と、前記電流変換回路の出力端子のうち前記第２電流が出力される第１出力端子とは別の第２出力端子と、の間に設けられたダミートランジスタをさらに備え、
    前記第１２トランジスタは、前記第２トランジスタと前記第３トランジスタとの間のノードと、前記第２出力端子と、の間に設けられ、
    前記第１３トランジスタは、前記第６トランジスタと前記第７トランジスタとの間のノードと、前記第２出力端子と、の間に設けられる、
    請求項１０に記載の半導体装置。
12. 前記ダミートランジスタは、前記電流制御発振回路の入力段に設けられたトランジスタと同一導電型、同一サイズ及び同一形状である、
    請求項１１に記載の半導体装置。
13. 前記電極対と、
    請求項１に記載の半導体装置と、
    を備えた、半導体システム。

Images