JP6223722B2 - 電圧検出回路 - Google Patents
電圧検出回路 Download PDFInfo
- Publication number
- JP6223722B2 JP6223722B2 JP2013122324A JP2013122324A JP6223722B2 JP 6223722 B2 JP6223722 B2 JP 6223722B2 JP 2013122324 A JP2013122324 A JP 2013122324A JP 2013122324 A JP2013122324 A JP 2013122324A JP 6223722 B2 JP6223722 B2 JP 6223722B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- bias current
- input
- input terminal
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Manipulation Of Pulses (AREA)
Description
本発明は、入力電圧の立上りエッジあるいは立下りエッジを検出する電圧検出回路に関する。
＜従来例１＞
入力電圧の立上りエッジを検出する回路として、図９に示す立上りエッジ検出回路がある。この立上りエッジ検出回路は、入力電圧Ｖinが入力する入力端子４１をアンド回路ＡＮＤ１の入力端子の一方に接続し、入力端子４１を抵抗Ｒ４とコンデンサＣ３で構成した遅延回路４２を介してインバータＩＮＶ２の入力端子に接続し、そのインバータＩＮＶ２の出力端子をアンド回路ＡＮＤ１の他方の入力端子に接続し、アンド回路ＡＮＤ１の出力端子４３から出力電圧Ｖoutを取り出すよう構成されている。
入力電圧の立上りエッジを検出する回路として、図９に示す立上りエッジ検出回路がある。この立上りエッジ検出回路は、入力電圧Ｖinが入力する入力端子４１をアンド回路ＡＮＤ１の入力端子の一方に接続し、入力端子４１を抵抗Ｒ４とコンデンサＣ３で構成した遅延回路４２を介してインバータＩＮＶ２の入力端子に接続し、そのインバータＩＮＶ２の出力端子をアンド回路ＡＮＤ１の他方の入力端子に接続し、アンド回路ＡＮＤ１の出力端子４３から出力電圧Ｖoutを取り出すよう構成されている。
入力電圧Ｖinが図１０の波形のように立上る場合、インバータＩＮＶ２の出力電圧Ｖ２は入力電圧Ｖinが立ち上がってから、遅延回路４２での遅れ時間が経過した後に立ち下がる。このとき、入力電圧ＶinとインバータＩＮＶ２の出力電圧Ｖ２がともに“Ｈ”の期間があり、アンド回路ＡＮＤ１の出力電圧Ｖoutは、この期間に“Ｈ”を示す。これにより、入力電圧Ｖinが立ち上ったことを検出することができる。なお、アンド回路ＡＮＤ１をノア回路に置摸えると、立下りエッジ検出が可能となる。
＜従来例２＞
また、特許文献１に記載される従来技術のパルスエッジ検出回路を図１１に示す。このパルスエッジ検出回路は、入力端子５１をコンパレータ５５の非反転入力端子に直接接続し、一方、入力端子５１を遅延線５２の一端に接続し、遅延線５２の他端はバッファアンプ５３の入力端子に接続して、そのバッファアンプ５３の出力端子をリミッタ５４に接続するとともにコンパレータ５５の反転入力端子に接続している。
また、特許文献１に記載される従来技術のパルスエッジ検出回路を図１１に示す。このパルスエッジ検出回路は、入力端子５１をコンパレータ５５の非反転入力端子に直接接続し、一方、入力端子５１を遅延線５２の一端に接続し、遅延線５２の他端はバッファアンプ５３の入力端子に接続して、そのバッファアンプ５３の出力端子をリミッタ５４に接続するとともにコンパレータ５５の反転入力端子に接続している。
このパルスエッジ検出回路の入力端子５１に入力電圧Ｖinを印加した場合の波形を図１２に示す。コンパレータ５５の反転入力端子の信号Ｖ４は、まず、入力電圧Ｖinが遅延線５２で設定された時間だけ遅れ、その遅延した電圧Ｖ４がリミッタ電圧ＶＬ以下になっていると、Ｖ４＝ＶＬとしてコンパレータ５５の反転入力端子に入力する。これにより、コンパレータ５５の非反転入力端子に入力した入力電圧Ｖinと反転入力端子に入力した電圧Ｖ４とに電圧差が生じ、立ち上り時には入力電圧Ｖinの方が電圧Ｖ４よりも高くなるので、コンパレータ５５はハイレべレの信号を出力する。このようにパルスエッジ検出回路は、入力電圧Ｖinの立ち上り期間に対応したパルス幅の信号を出力する。
しかしながら、図９の立上りエッジ検出回路では、インバータやアンド回路などに、入力電圧がある一定レベルにならないと出力電圧が変化しないような閾値電圧が存在する。例えば、インバータＩＮＶ２が、入力電圧のレベルがグランドに対して１Ｖを超えるか下回るかで出力が変化する特性の場合、“Ｌ”が０Ｖ、“Ｈ”が０．５Ｖのパルスを入力するときは、１Ｖを超えないので出力は変化せずに“Ｈ”のままとなる。
また、図１１のパルスエッジ検出回路では、入力電圧Ｖinが絶えず変化している場合は、確実に出力に検出信号が得られるが、入力電圧Ｖinが台形波などのパルス状で一定時間以上同じレベルになる場合、図１３に示すようにコンパレータ５５のオフセット電圧によって、出力電圧Ｖoutが“Ｈ”になるか“Ｌ”になるかが不安定になる可能性がある。
本発明は、閾値設定の必要がなく、入力電圧の立ち上がりや立ち下りの変化時のみの検出信号を確実に出力する電圧検出回路を提供することを目的とする。
上記目的を達成するために、請求項１にかかる発明の電圧検出回路は、入力端子にゲート又はベースが接続された第１のトランジスタおよび該第１のトランジスタにバイアス電流を供給する第１のバイアス電流源を有する第１のバッファ回路と、前記入力端子にゲート又はベースが接続され前記第１のトランジスタと同一導電型の第２のトランジスタおよび該第２のトランジスタにバイアス電流を供給する第２のバイアス電流源を有する第２のバッファ回路と、前記第１および第２のバッファ回路の出力電圧を比較するコンパレータとを備え、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する入力電圧のレベルを異なったレベルにシフトして出力するレベルシフト手段を備え、且つ、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する前記入力電圧を異なった遅延量だけ遅延して出力する遅延手段を備える電圧検出回路において、前記第１のバッファ回路が前記レベルシフト手段を備え、前記第２のバッファ回路が前記遅延手段を備え、前記第１および前記第２のトランジスタのサイズ比を同一に設定し、前記第１および前記第２のバイアス電流源の電流を異ならせたことを特徴とする。
請求項２にかかる発明は、入力端子にゲート又はベースが接続された第１のトランジスタおよび該第１のトランジスタにバイアス電流を供給する第１のバイアス電流源を有する第１のバッファ回路と、前記入力端子にゲート又はベースが接続され前記第１のトランジスタと同一導電型の第２のトランジスタおよび該第２のトランジスタにバイアス電流を供給する第２のバイアス電流源を有する第２のバッファ回路と、前記第１および第２のバッファ回路の出力電圧を比較するコンパレータとを備え、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する入力電圧のレベルを異なったレベルにシフトして出力するレベルシフト手段を備え、且つ、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する前記入力電圧を異なった遅延量だけ遅延して出力する遅延手段を備える電圧検出回路において、前記第１および第２のバッファ回路の一方が前記レベルシフト手段および前記遅延手段を備え、前記第１および前記第２のトランジスタのサイズ比を同一に設定し、前記第１および前記第２のバイアス電流源の電流を異ならせたことを特徴とする。
請求項３にかかる発明は、入力端子にゲート又はベースが接続された第１のトランジスタおよび該第１のトランジスタにバイアス電流を供給する第１のバイアス電流源を有する第１のバッファ回路と、前記入力端子にゲート又はベースが接続され前記第１のトランジスタと同一導電型の第２のトランジスタおよび該第２のトランジスタにバイアス電流を供給する第２のバイアス電流源を有する第２のバッファ回路と、前記第１および第２のバッファ回路の出力電圧を比較するコンパレータとを備え、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する入力電圧のレベルを異なったレベルにシフトして出力するレベルシフト手段を備え、且つ、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する前記入力電圧を異なった遅延量だけ遅延して出力する遅延手段を備える電圧検出回路において、前記第１のバッファ回路が前記レベルシフト手段を備え、前記第２のバッファ回路が前記遅延手段を備え、前記第１および前記第２のトランジスタのサイズ比を異ならせ、前記第１および前記第２のバイアス電流源の電流を同一に設定したことを特徴とする。
請求項４にかかる発明は、入力端子にゲート又はベースが接続された第１のトランジスタおよび該第１のトランジスタにバイアス電流を供給する第１のバイアス電流源を有する第１のバッファ回路と、前記入力端子にゲート又はベースが接続され前記第１のトランジスタと同一導電型の第２のトランジスタおよび該第２のトランジスタにバイアス電流を供給する第２のバイアス電流源を有する第２のバッファ回路と、前記第１および第２のバッファ回路の出力電圧を比較するコンパレータとを備え、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する入力電圧のレベルを異なったレベルにシフトして出力するレベルシフト手段を備え、且つ、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する前記入力電圧を異なった遅延量だけ遅延して出力する遅延手段を備える電圧検出回路において、前記第１および第２のバッファ回路の一方が前記レベルシフト手段および前記遅延手段を備え、前記第１および前記第２のトランジスタのサイズ比を異ならせ、前記第１および前記第２のバイアス電流源の電流を同一に設定したことを特徴とする。
請求項５にかかる発明は、入力端子にゲート又はベースが接続された第１のトランジスタおよび該第１のトランジスタにバイアス電流を供給する第１のバイアス電流源を有する第１のバッファ回路と、前記入力端子にゲート又はベースが接続され前記第１のトランジスタと同一導電型の第２のトランジスタおよび該第２のトランジスタにバイアス電流を供給する第２のバイアス電流源を有する第２のバッファ回路と、前記第１および第２のバッファ回路の出力電圧を比較するコンパレータとを備え、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する入力電圧のレベルを異なったレベルにシフトして出力するレベルシフト手段を備え、且つ、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する前記入力電圧を異なった遅延量だけ遅延して出力する遅延手段を備える電圧検出回路において、前記第１のバッファ回路が前記レベルシフト手段を備え、前記第２のバッファ回路が前記遅延手段を備え、前記第１および前記第２のトランジスタのサイズ比を異ならせ、前記第１および前記第２のバイアス電流源の電流を異ならせたことを特徴とする。
請求項６にかかる発明は、入力端子にゲート又はベースが接続された第１のトランジスタおよび該第１のトランジスタにバイアス電流を供給する第１のバイアス電流源を有する第１のバッファ回路と、前記入力端子にゲート又はベースが接続され前記第１のトランジスタと同一導電型の第２のトランジスタおよび該第２のトランジスタにバイアス電流を供給する第２のバイアス電流源を有する第２のバッファ回路と、前記第１および第２のバッファ回路の出力電圧を比較するコンパレータとを備え、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する入力電圧のレベルを異なったレベルにシフトして出力するレベルシフト手段を備え、且つ、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する前記入力電圧を異なった遅延量だけ遅延して出力する遅延手段を備える電圧検出回路において、前記第１および第２のバッファ回路の一方が前記レベルシフト手段および前記遅延手段を備え、前記第１および前記第２のトランジスタのサイズ比を異ならせ、前記第１および前記第２のバイアス電流源の電流を異ならせたことを特徴とする。
請求項２にかかる発明は、入力端子にゲート又はベースが接続された第１のトランジスタおよび該第１のトランジスタにバイアス電流を供給する第１のバイアス電流源を有する第１のバッファ回路と、前記入力端子にゲート又はベースが接続され前記第１のトランジスタと同一導電型の第２のトランジスタおよび該第２のトランジスタにバイアス電流を供給する第２のバイアス電流源を有する第２のバッファ回路と、前記第１および第２のバッファ回路の出力電圧を比較するコンパレータとを備え、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する入力電圧のレベルを異なったレベルにシフトして出力するレベルシフト手段を備え、且つ、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する前記入力電圧を異なった遅延量だけ遅延して出力する遅延手段を備える電圧検出回路において、前記第１および第２のバッファ回路の一方が前記レベルシフト手段および前記遅延手段を備え、前記第１および前記第２のトランジスタのサイズ比を同一に設定し、前記第１および前記第２のバイアス電流源の電流を異ならせたことを特徴とする。
請求項３にかかる発明は、入力端子にゲート又はベースが接続された第１のトランジスタおよび該第１のトランジスタにバイアス電流を供給する第１のバイアス電流源を有する第１のバッファ回路と、前記入力端子にゲート又はベースが接続され前記第１のトランジスタと同一導電型の第２のトランジスタおよび該第２のトランジスタにバイアス電流を供給する第２のバイアス電流源を有する第２のバッファ回路と、前記第１および第２のバッファ回路の出力電圧を比較するコンパレータとを備え、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する入力電圧のレベルを異なったレベルにシフトして出力するレベルシフト手段を備え、且つ、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する前記入力電圧を異なった遅延量だけ遅延して出力する遅延手段を備える電圧検出回路において、前記第１のバッファ回路が前記レベルシフト手段を備え、前記第２のバッファ回路が前記遅延手段を備え、前記第１および前記第２のトランジスタのサイズ比を異ならせ、前記第１および前記第２のバイアス電流源の電流を同一に設定したことを特徴とする。
請求項４にかかる発明は、入力端子にゲート又はベースが接続された第１のトランジスタおよび該第１のトランジスタにバイアス電流を供給する第１のバイアス電流源を有する第１のバッファ回路と、前記入力端子にゲート又はベースが接続され前記第１のトランジスタと同一導電型の第２のトランジスタおよび該第２のトランジスタにバイアス電流を供給する第２のバイアス電流源を有する第２のバッファ回路と、前記第１および第２のバッファ回路の出力電圧を比較するコンパレータとを備え、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する入力電圧のレベルを異なったレベルにシフトして出力するレベルシフト手段を備え、且つ、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する前記入力電圧を異なった遅延量だけ遅延して出力する遅延手段を備える電圧検出回路において、前記第１および第２のバッファ回路の一方が前記レベルシフト手段および前記遅延手段を備え、前記第１および前記第２のトランジスタのサイズ比を異ならせ、前記第１および前記第２のバイアス電流源の電流を同一に設定したことを特徴とする。
請求項５にかかる発明は、入力端子にゲート又はベースが接続された第１のトランジスタおよび該第１のトランジスタにバイアス電流を供給する第１のバイアス電流源を有する第１のバッファ回路と、前記入力端子にゲート又はベースが接続され前記第１のトランジスタと同一導電型の第２のトランジスタおよび該第２のトランジスタにバイアス電流を供給する第２のバイアス電流源を有する第２のバッファ回路と、前記第１および第２のバッファ回路の出力電圧を比較するコンパレータとを備え、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する入力電圧のレベルを異なったレベルにシフトして出力するレベルシフト手段を備え、且つ、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する前記入力電圧を異なった遅延量だけ遅延して出力する遅延手段を備える電圧検出回路において、前記第１のバッファ回路が前記レベルシフト手段を備え、前記第２のバッファ回路が前記遅延手段を備え、前記第１および前記第２のトランジスタのサイズ比を異ならせ、前記第１および前記第２のバイアス電流源の電流を異ならせたことを特徴とする。
請求項６にかかる発明は、入力端子にゲート又はベースが接続された第１のトランジスタおよび該第１のトランジスタにバイアス電流を供給する第１のバイアス電流源を有する第１のバッファ回路と、前記入力端子にゲート又はベースが接続され前記第１のトランジスタと同一導電型の第２のトランジスタおよび該第２のトランジスタにバイアス電流を供給する第２のバイアス電流源を有する第２のバッファ回路と、前記第１および第２のバッファ回路の出力電圧を比較するコンパレータとを備え、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する入力電圧のレベルを異なったレベルにシフトして出力するレベルシフト手段を備え、且つ、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する前記入力電圧を異なった遅延量だけ遅延して出力する遅延手段を備える電圧検出回路において、前記第１および第２のバッファ回路の一方が前記レベルシフト手段および前記遅延手段を備え、前記第１および前記第２のトランジスタのサイズ比を異ならせ、前記第１および前記第２のバイアス電流源の電流を異ならせたことを特徴とする。
本発明によれば、第１および第２のバッファ回路の一方は、他方に対して、入力端子に入力する入力電圧のレベルを異なったレベルにシフトして出力するので、外部から閾値電圧を設定することなく電圧比較を行うことができる。また、第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する前記入力電圧を異なった遅延量だけ遅延して出力するので、第１および第２のバッファ回路の出力電圧の比較を行うことができる。よって、外部からの閾値電圧の設定の必要がなく、入力する電圧のレベルに関係なく入力電圧の立上り時や立下り時を検出して、変化時のみに検出信号を確実に出力できる。また、入力電圧の立上り／立下りの一方の検出に容易に設定することができる。また、抵抗、電流源の電流、あるいはトランジスタのサイズ比の設定によって所望のレベルシフトを実現することができ、実装や集積回路における面積を最小限にすることができる。
＜実施例１＞
図１に実施例１の電圧検出回路を示す。この電圧検出回路は、レベルシフタ用のバッファ回路１０、遅延用のバッファ回路２０およびコンパレータ３０を備えている。バッファ回路１０は、入力端子１１にゲートが接続されたＰＭＯＳトラシジスタＭＰ１と、電圧Ｖ１のシフト電圧源１２と、バイアス電流Ｉb1を流すバイアス電流源Ｉb1で構成されている。バッファ回路２０は、入力端子１１にゲートが接続されてＰＭＯＳトランジスタＭＰ２と、バイアス電流Ｉb2を流すバイアス電流源Ｉb2と、遅延要素２１で構成されている。コンパレータ３０は、バッファ回路１０の出力ノードの電圧Ｖａと遅延回路２０の出力ノードの電圧Ｖｂを入力するよう差動入力回路を構成するＮＭＯＳトランジスタＭＮ１，ＭＮ２と、その差動入力回路の能動負荷を構成するカレントミラー接続のＰＭＯＳトランジスタＭＰ３，ＭＰ４と、ドライブ用のＰＭＯＳトランジスタＭＰ５と、バイアス電流Ｉb3，Ｉb4を流すバイアス電流源Ｉb3，Ｉb4と、インバータＩＮＶ１とで構成されている。この電圧検出回路は、入力電圧Ｖinが立ち下がるときに、出力端子３１に“Ｈ”のパルスを出力する。
図１に実施例１の電圧検出回路を示す。この電圧検出回路は、レベルシフタ用のバッファ回路１０、遅延用のバッファ回路２０およびコンパレータ３０を備えている。バッファ回路１０は、入力端子１１にゲートが接続されたＰＭＯＳトラシジスタＭＰ１と、電圧Ｖ１のシフト電圧源１２と、バイアス電流Ｉb1を流すバイアス電流源Ｉb1で構成されている。バッファ回路２０は、入力端子１１にゲートが接続されてＰＭＯＳトランジスタＭＰ２と、バイアス電流Ｉb2を流すバイアス電流源Ｉb2と、遅延要素２１で構成されている。コンパレータ３０は、バッファ回路１０の出力ノードの電圧Ｖａと遅延回路２０の出力ノードの電圧Ｖｂを入力するよう差動入力回路を構成するＮＭＯＳトランジスタＭＮ１，ＭＮ２と、その差動入力回路の能動負荷を構成するカレントミラー接続のＰＭＯＳトランジスタＭＰ３，ＭＰ４と、ドライブ用のＰＭＯＳトランジスタＭＰ５と、バイアス電流Ｉb3，Ｉb4を流すバイアス電流源Ｉb3，Ｉb4と、インバータＩＮＶ１とで構成されている。この電圧検出回路は、入力電圧Ｖinが立ち下がるときに、出力端子３１に“Ｈ”のパルスを出力する。
図２に実施例１の電圧検出回路の具体的回路を示す。ここでは、バイアス電流源Ｉb1は、基準電流源Ｉref1に接続したＰＭＯＳトランジスタＭＰ６にカレントミラー接続したＰＭＯＳトランジスタＭＰ７で構成している。バイアス電流源Ｉb2は、そのトランジスタＭＰ６にカレントミラー接続したＰＭＯＳトランジスタＭＰ８で構成している。また、バイアス電流源Ｉb3は、基準電流源Ｉref2に接続したＮＭＯＳトランジスタＭＮ３にカレントミラー接続したＮＭＯＳトランジスタＭＮ４で構成している。バイアス電流源Ｉb4は、そのトランジスタＭＮ３にカレントミラー接続したＮＭＯＳトランジスタＭＮ５で構成している。また、遅延要素２１を、抵抗Ｒ２とキャパシタＣ１の積分回路で構成している。さらに、電圧Ｖ１を発生させるために、トランジスタＮＰ７のドレインとトランジスタＭＰ１のソースの間に抵抗Ｒ１を接続している。
さて、図２の電圧検出回路では、バッファ回路１０の出力電圧Ｖａは、
である。Ｖgs(MP1)は、トランジスタＭＰ１のソース・ゲート間電圧である。また、バッファ回路２０の出力電圧Ｖｂは、入力電圧Ｖinが変化しない定常状態においては、
である。Ｖgs(MP2)は、トランジスタＭＰ２のソース・ゲート間電圧である。
トランジスタＭＰ１，ＭＰ２が同じサイズ比で、且つバイアス電流がＩb1＝Ｉb2であれば、Ｖgs（MP1)＝Ｖgs(MP2)であり、よって、コンパレータ３０には、
の電圧が入力する。Ｖａ＞Ｖｂである。
コンパレータ３０は、トランジスタＭＮ１のゲートが非反転入力端子、トランジスタＭＮ２のゲートが反転入力端子であり、非反転入力端子に電圧Ｖｂが入力し、反転入力端子に電圧Ｖａが入力するので、トランジスタＭＮ１がオフ、トランジスタＭＮ２がオンとなり、トランジスタＭＰ５がオンとなって、インバータＩＮＶ１の入力側が“Ｈ”となり、出力電圧Ｖoutは“Ｌ”となる。
この状態から、入力電圧Ｖinが低下すると、図７に示すように、電圧Ｖａは入力電圧Ｖinに追従して低下し、電圧Ｖｂは遅延素子２１の特性により、緩やかに低下する。そうすると、電圧Ｖａ，Ｖｂの関係は、Ｖａ＜Ｖｂに逆転する。このとき、出力電圧Ｖoutは“Ｌ”から“Ｈ”に立ち上がるパルスとなり、入力電圧Ｖinが低下したことを示す。このＨパルスの発生タイミングとパルス幅は、バッファ回路１０の抵抗Ｒ１に発生する電圧Ｖ１（＝Ｒ１×Ｉb1）とバッファ回路２０の遅延素子２１の遅延時間により決まる。
図３に実施例１の電圧検出回路の別の具体的回路を示す。ここでは、図２におけるＰＭＯＳトランジスタＭＰ７を２個のＰＭＯＳトランジスタＭＰ７１，ＭＰ７２を並列接続して構成している。この構成によって、トランジスタＭＰ７のサイズ比をトランジスタＭＰ８のサイズ比に対してｎ倍に設定すると、バイアス電流比は、Ｉb1／Ｉb2＝ｎとなる。このとき、トランジスタＭＰ１，ＭＰ２のゲート・ソース間電圧Ｖgs(MP1)とＶgs(MP2)は、それぞれ次のようになる。μpはキャリア移動度、Ｃoxは酸化膜容量、ＶthはＰＭＯＳトランジスタＭＰ１，ＭＰ２の閾値電圧である。
ここで、トランジスタＭＰ１，ＭＰ２のサイズ比を同じにする、つまり、
とすると、ゲート・ソース間電圧Ｖgs(MP1)とＶgs(MP2)の差分電圧Ｖ１は、次のようになる。
したがって、トランジスタＭＰ１のゲート・ソース間電圧Ｖgs(MP1)の方が大きくなり、この差分電圧Ｖ１をシフト電圧とすることができる。
＜実施例２＞
図４に実施例２の電圧検出回路を示す。本実施例の電圧検出回路は、レベルシフトと遅延を行うバッファ回路１０Ａ、レベルシフトも遅延も行わないバッファ回路２０Ａ、およびコンパレータ３０を備えている。バッファ回路１０Ａは、バイアス電流源Ｉb1と、トランジスタＭＰ１と、電圧Ｖ１のシフト電源１２と、遅延要素１３で構成されている。バッファ回路２０Ａは、トランジスタＭＰ２と、バイアス電流源Ｉb2で構成されている。コンパレーク３０は、図１で説明したものと同じ構成である。このように、この電圧検出回路は、レベルシフト機能と遅延機能をバッファ回路１０Ａに持たせ、バッファ回路２０Ａにはバッファ機能のみを持たせている。この電圧検出回路は、入力電圧Ｖinが立ち上がるときに、出力端子３１に“Ｈ”のパルスを出力する。
図４に実施例２の電圧検出回路を示す。本実施例の電圧検出回路は、レベルシフトと遅延を行うバッファ回路１０Ａ、レベルシフトも遅延も行わないバッファ回路２０Ａ、およびコンパレータ３０を備えている。バッファ回路１０Ａは、バイアス電流源Ｉb1と、トランジスタＭＰ１と、電圧Ｖ１のシフト電源１２と、遅延要素１３で構成されている。バッファ回路２０Ａは、トランジスタＭＰ２と、バイアス電流源Ｉb2で構成されている。コンパレーク３０は、図１で説明したものと同じ構成である。このように、この電圧検出回路は、レベルシフト機能と遅延機能をバッファ回路１０Ａに持たせ、バッファ回路２０Ａにはバッファ機能のみを持たせている。この電圧検出回路は、入力電圧Ｖinが立ち上がるときに、出力端子３１に“Ｈ”のパルスを出力する。
図５に実施例２の電圧検出回路の具体的回路を示す。ここでは、バイアス電流源Ｉb1は、基準電流源Ｉref1に接続したＰＭＯＳトランジスタＭＰ６にカレントミラー接続したＰＭＯＳトランジスタＭＰ７で構成している。バイアス電流源Ｉb2は、そのトランジスタＭＰ６にカレントミラー接続したＰＭＯＳトランジスタＭＰ８で構成している。また、バイアス電流源Ｉb3は、基準電流源Ｉref2に接続したＮＭＯＳトランジスタＭＮ３にカレントミラー接続したＮＭＯＳトランジスタＭＮ４で構成している。バイアス電流源Ｉb4は、そのトランジスタＭＮ３にカレントミラー接続したＮＭＯＳトランジスタＭＮ５で構成している。また、遅延要素１３を、抵抗Ｒ３とキャパシタＣ２の積分回路で構成している。さらに、電圧Ｖ１を発生させるために、トランジスタＮＰ７のドレインとトランジスタＭＰ１のソースの間に抵抗Ｒ１を接続している。
さて、図５の電圧検出回路では、バッファ回路１０Ａの出力電圧Ｖａは、入力電圧Ｖinが変化しない定常状態においては、
である。また、バッファ回路２０Ｂの出力電圧Ｖｂは、
である。トランジスタＭＰ１，ＭＰ２が同じサイズ比で、且つバイアス電流がＩb1＝Ｉb2であれば、Ｖgs（MP1)＝Ｖgs(MP2)であり、よって、コンパレータ３０には、
の電圧が入力する。定常状態では、Ｖａ＞Ｖｂである。このとき、コンパレータ３０の出力電圧Ｖoutは、図２の場合と同様に、“Ｌ”となる。
この状態から、入力電圧Ｖinが上昇すると、図８に示すように、電圧Ｖｂは入力電圧Ｖinに追従して上昇するが、電圧Ｖａは遅延素子１３の特性により、緩やかに上昇する。そうすると、電圧Ｖａ，Ｖｂの関係は、Ｖａ＜Ｖｂに逆転する。このとき、出力電圧Ｖoutは“Ｌ”から“Ｈ”に立ち上がるパルスとなり、入力電圧Ｖinが上昇したことを示す。このＨパルスの発生タイミングとパルス幅は、バッファ回路１０Ａの抵抗Ｒ１に発生する電圧Ｖ１（＝Ｒ１×Ｉb1）とバッファ回路２０Ａの遅延素子１３の遅延時間により決まる。
図６に実施例２の電圧検出回路の別の具体的回路を示す。ここでは、図５におけるＰＭＯＳトランジスタＭＰ２を、２個のＰＭＯＳトランジスタＭＰ２１，ＭＰ２２を並列接続して構成している。この構成によって、トランジスタＭＰ２のサイズ比をトランジスタＭＰ１のサイズ比に対してｍ倍に設定することで、シフト電圧を発生させている。
このとき、トランジスタＭＰ１，ＭＰ２のゲート・ソース間電圧Ｖgs(MP1)とＶgs(MP2)は、それぞれ次のようになる。
ここで、バイアス電流を、Ｉb1＝Ｉb2 にすると、ゲート・ソース間電圧Ｖgs(MP1)とＶgs(MP2)の差分電圧Ｖ１は、次のようになる。
したがって、トランジスタＭＰ１のゲート・ソース間電圧Ｖgs(MP1)の方が大きくなり、この差分電圧Ｖ１をシフト電圧とすることができる。
＜その他の実施例＞
図３ではトランジスタＭＰ１，ＭＰ２のサイズ比を同じ値に設定してバイアス電流Ｉb1，Ｉb2を異ならせ、図６では逆に、それらのトランジスタＭＰ１，ＭＰ２に流れるバイアス電流Ｉb1，Ｉb2を同じ値に設定してサイズ比を異ならせたが、バイアス電流Ｉb1，Ｉb2とサイズ比（W/L)MP1，（W/L)MP2の両方の異ならせて、シフト電圧Ｖ１を設定することもできる。
図３ではトランジスタＭＰ１，ＭＰ２のサイズ比を同じ値に設定してバイアス電流Ｉb1，Ｉb2を異ならせ、図６では逆に、それらのトランジスタＭＰ１，ＭＰ２に流れるバイアス電流Ｉb1，Ｉb2を同じ値に設定してサイズ比を異ならせたが、バイアス電流Ｉb1，Ｉb2とサイズ比（W/L)MP1，（W/L)MP2の両方の異ならせて、シフト電圧Ｖ１を設定することもできる。
また、図２、図３の遅延要素２１や、図５、図６の遅延要素１３は、抵抗とキャパシタで構成されているが、図２、図３ではトランジスタＭＰ８が、図５、図６ではトランジスタＭＰ７がそれぞれバイアス電流源となっているので、それらの遅延要素をキャパシタのみとして、当該キャパシタへのバイアス電流源からの充電で遅延時間を発生させることも可能である。
図３および図６の構成を集積回路に組み込む場合は、ＭＯＳトランジスタのサイズ比でレベルシフト電圧を設定できるので、図２，図４に示したような抵抗Ｒ１を使用した構成に比べて、エリア面積を小さくすることができる。なお、使用するトランジスタはＭＯＳトランジスタに限られるものではなく、バイポーラトランジスタを使用しても実現することができることはもちろんである。
１０，１０Ａ：バッファ回路、１１：入力端子、１２：シフト電源、１３：遅延要素
２０，２０Ａ：バッファ回路、２１：遅延要素
３０：コンパレータ、３１：出力端子
２０，２０Ａ：バッファ回路、２１：遅延要素
３０：コンパレータ、３１：出力端子
Claims (6)
- 入力端子にゲート又はベースが接続された第１のトランジスタおよび該第１のトランジスタにバイアス電流を供給する第１のバイアス電流源を有する第１のバッファ回路と、前記入力端子にゲート又はベースが接続され前記第１のトランジスタと同一導電型の第２のトランジスタおよび該第２のトランジスタにバイアス電流を供給する第２のバイアス電流源を有する第２のバッファ回路と、前記第１および第２のバッファ回路の出力電圧を比較するコンパレータとを備え、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する入力電圧のレベルを異なったレベルにシフトして出力するレベルシフト手段を備え、且つ、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する前記入力電圧を異なった遅延量だけ遅延して出力する遅延手段を備える電圧検出回路において、
前記第１のバッファ回路が前記レベルシフト手段を備え、前記第２のバッファ回路が前記遅延手段を備え、前記第１および前記第２のトランジスタのサイズ比を同一に設定し、前記第１および前記第２のバイアス電流源の電流を異ならせたことを特徴とする電圧検出回路。 - 入力端子にゲート又はベースが接続された第１のトランジスタおよび該第１のトランジスタにバイアス電流を供給する第１のバイアス電流源を有する第１のバッファ回路と、前記入力端子にゲート又はベースが接続され前記第１のトランジスタと同一導電型の第２のトランジスタおよび該第２のトランジスタにバイアス電流を供給する第２のバイアス電流源を有する第２のバッファ回路と、前記第１および第２のバッファ回路の出力電圧を比較するコンパレータとを備え、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する入力電圧のレベルを異なったレベルにシフトして出力するレベルシフト手段を備え、且つ、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する前記入力電圧を異なった遅延量だけ遅延して出力する遅延手段を備える電圧検出回路において、
前記第１および第２のバッファ回路の一方が前記レベルシフト手段および前記遅延手段を備え、前記第１および前記第２のトランジスタのサイズ比を同一に設定し、前記第１および前記第２のバイアス電流源の電流を異ならせたことを特徴とする電圧検出回路。 - 入力端子にゲート又はベースが接続された第１のトランジスタおよび該第１のトランジスタにバイアス電流を供給する第１のバイアス電流源を有する第１のバッファ回路と、前記入力端子にゲート又はベースが接続され前記第１のトランジスタと同一導電型の第２のトランジスタおよび該第２のトランジスタにバイアス電流を供給する第２のバイアス電流源を有する第２のバッファ回路と、前記第１および第２のバッファ回路の出力電圧を比較するコンパレータとを備え、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する入力電圧のレベルを異なったレベルにシフトして出力するレベルシフト手段を備え、且つ、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する前記入力電圧を異なった遅延量だけ遅延して出力する遅延手段を備える電圧検出回路において、
前記第１のバッファ回路が前記レベルシフト手段を備え、前記第２のバッファ回路が前記遅延手段を備え、前記第１および前記第２のトランジスタのサイズ比を異ならせ、前記第１および前記第２のバイアス電流源の電流を同一に設定したことを特徴とする電圧検出回路。 - 入力端子にゲート又はベースが接続された第１のトランジスタおよび該第１のトランジスタにバイアス電流を供給する第１のバイアス電流源を有する第１のバッファ回路と、前記入力端子にゲート又はベースが接続され前記第１のトランジスタと同一導電型の第２のトランジスタおよび該第２のトランジスタにバイアス電流を供給する第２のバイアス電流源を有する第２のバッファ回路と、前記第１および第２のバッファ回路の出力電圧を比較するコンパレータとを備え、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する入力電圧のレベルを異なったレベルにシフトして出力するレベルシフト手段を備え、且つ、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する前記入力電圧を異なった遅延量だけ遅延して出力する遅延手段を備える電圧検出回路において、
前記第１および第２のバッファ回路の一方が前記レベルシフト手段および前記遅延手段を備え、前記第１および前記第２のトランジスタのサイズ比を異ならせ、前記第１および前記第２のバイアス電流源の電流を同一に設定したことを特徴とする電圧検出回路。 - 入力端子にゲート又はベースが接続された第１のトランジスタおよび該第１のトランジスタにバイアス電流を供給する第１のバイアス電流源を有する第１のバッファ回路と、前記入力端子にゲート又はベースが接続され前記第１のトランジスタと同一導電型の第２のトランジスタおよび該第２のトランジスタにバイアス電流を供給する第２のバイアス電流源を有する第２のバッファ回路と、前記第１および第２のバッファ回路の出力電圧を比較するコンパレータとを備え、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する入力電圧のレベルを異なったレベルにシフトして出力するレベルシフト手段を備え、且つ、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する前記入力電圧を異なった遅延量だけ遅延して出力する遅延手段を備える電圧検出回路において、
前記第１のバッファ回路が前記レベルシフト手段を備え、前記第２のバッファ回路が前記遅延手段を備え、前記第１および前記第２のトランジスタのサイズ比を異ならせ、前記第１および前記第２のバイアス電流源の電流を異ならせたことを特徴とする電圧検出回路。 - 入力端子にゲート又はベースが接続された第１のトランジスタおよび該第１のトランジスタにバイアス電流を供給する第１のバイアス電流源を有する第１のバッファ回路と、前記入力端子にゲート又はベースが接続され前記第１のトランジスタと同一導電型の第２のトランジスタおよび該第２のトランジスタにバイアス電流を供給する第２のバイアス電流源を有する第２のバッファ回路と、前記第１および第２のバッファ回路の出力電圧を比較するコンパレータとを備え、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する入力電圧のレベルを異なったレベルにシフトして出力するレベルシフト手段を備え、且つ、前記第１および第２のバッファ回路の一方は、他方に対して、前記入力端子に入力する前記入力電圧を異なった遅延量だけ遅延して出力する遅延手段を備える電圧検出回路において、
前記第１および第２のバッファ回路の一方が前記レベルシフト手段および前記遅延手段を備え、前記第１および前記第２のトランジスタのサイズ比を異ならせ、前記第１および前記第２のバイアス電流源の電流を異ならせたことを特徴とする電圧検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013122324A JP6223722B2 (ja) | 2013-06-11 | 2013-06-11 | 電圧検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013122324A JP6223722B2 (ja) | 2013-06-11 | 2013-06-11 | 電圧検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2014241462A JP2014241462A (ja) | 2014-12-25 |
| JP6223722B2 true JP6223722B2 (ja) | 2017-11-01 |
Family
ID=52140521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013122324A Active JP6223722B2 (ja) | 2013-06-11 | 2013-06-11 | 電圧検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6223722B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111879999B (zh) * | 2020-07-31 | 2023-03-14 | 东南大学 | 一种低温度系数快速电压检测电路 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57163836U (ja) * | 1981-04-09 | 1982-10-15 | ||
| JPS5960379A (ja) * | 1982-09-30 | 1984-04-06 | Toshiba Corp | パルス検出装置 |
| JPH07183776A (ja) * | 1993-10-29 | 1995-07-21 | Signal Processing Technol Inc | 高速比較器及び論理回路におけるばらつき時間の削減 |
| JP2001352237A (ja) * | 2000-06-07 | 2001-12-21 | Matsushita Electric Ind Co Ltd | レベル変換回路 |
-
2013
- 2013-06-11 JP JP2013122324A patent/JP6223722B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2014241462A (ja) | 2014-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8159302B2 (en) | Differential amplifier circuit | |
| US7521971B2 (en) | Buffer circuit | |
| TWI534581B (zh) | Voltage regulator | |
| JP5394968B2 (ja) | 差動増幅回路 | |
| JP6219180B2 (ja) | ボルテージレギュレータ | |
| TW201339785A (zh) | 具可調適米勒補償的電壓調節器 | |
| US9590560B2 (en) | Summing amplifier and method thereof | |
| US9209822B2 (en) | A/D converter and semiconductor integrated circuit | |
| JP2007174621A (ja) | クロック信号出力回路 | |
| JP5547451B2 (ja) | パワーオンリセット回路 | |
| JP2010268350A (ja) | 終端抵抗調整回路 | |
| TW201532389A (zh) | 工作週期校正器 | |
| US20130162231A1 (en) | Voltage regulator | |
| JP2017079431A (ja) | 電圧比較回路 | |
| JP4668690B2 (ja) | 信号変換回路 | |
| JP6223722B2 (ja) | 電圧検出回路 | |
| JP2017167753A (ja) | ボルテージレギュレータ | |
| JP2012039548A (ja) | ダイナミック増幅器 | |
| US9490761B2 (en) | Device for balancing the rise and fall slew-rates of an operational amplifier | |
| JP2004304632A (ja) | パワーオンディテクタ、及びこのパワーオンディテクタを用いたパワーオンリセット回路 | |
| JP2013121174A (ja) | 発振回路、およびｄｃ−ｄｃコンバータ | |
| JP2018019223A (ja) | シングル差動変換回路 | |
| JP2020195032A (ja) | 半導体装置及びそれを備えた半導体システム | |
| JP2021082861A (ja) | コンパレータ | |
| JP2015170996A (ja) | パワーオンリセット回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160502 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170308 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170421 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170928 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171004 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6223722 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |