以下、図面を参照しつつ、実施の形態について説明する。実施の形態の説明において、個数、量などに言及する場合、特に記載ある場合を除き、必ずしもその個数、量などに限定されない。実施の形態の図面において、同一の参照符号や参照番号は、同一部分または相当部分を表わすものとする。また、実施の形態の説明において、同一の参照符号等を付した部分等に対しては、重複する説明は繰り返さない場合がある。
<実施の形態1>
図1は、実施の形態1に係る半導体装置100のブロック構成図である。
半導体装置100は、静電容量方式のうち、自己容量方式のタッチキーに好適なタッチセンサ回路を搭載する。半導体装置100に搭載されるタッチセンサ回路は、カレントミラー回路11、スイッチ回路12、電流制御発振回路13、カウンタ14、容量C1、および端子Tを備える。端子Tには、自己容量検出方式のタッチキー(図示せず)が備えるタッチ電極TPが接続される。このタッチ電極TPおよびスイッチ回路12の組み合わせで、スイッチトキャパシタ回路SCCが形成される。
(カレントミラー回路11の構成)
カレントミラー回路11は、電源電圧降下回路VDCおよびp型トランジスタMp12を含む。電源電圧降下回路VDCは、電源電圧VDDを降圧し、所望の電圧値に維持される電圧VDDRを、ノードNRに生成する。容量C1は、電圧VDDRの変動を抑制するために、ノードNRと接続される。
電源電圧降下回路VDCは、p型トランジスタMp11およびアンプAMPを有する。p型トランジスタMp11のソースには電源電圧VDDが印加され、ドレインはノードNRと接続される。アンプAMPの一方の入力端子には基準電圧Vrefが印加され、他方の入力端子には、ノードNRを介して、p型トランジスタMp11のドレイン電圧が印加される。アンプAMPは、p型トランジスタMp11のドレイン電圧、即ち、ノードNRの電圧が基準電圧Vrefと等しくなるように、p型トランジスタMp11のゲート電圧を制御し、ノードNRには電圧VDDRが生成される。
p型トランジスタMp12のソースには、電源電圧VDDが印加され、ゲートは、p型トランジスタMp11のゲートと接続される。即ち、p型トランジスタMp11およびp型トランジスタMp12は、カレントミラー回路11を形成する。電源電圧降下回路VDCが有するp型トランジスタMp11の電流駆動能力(トランジスタサイズ)は、後述するスイッチトキャパシタ回路SCCで必要な電流I1を供給できるように設定される。p型トランジスタMp12の電流駆動能力は、後述する電流制御発振回路13で必要な電流I2を供給できるように設定される。
(スイッチトキャパシタ回路SCCの構成および動作)
スイッチ回路12は、スイッチSW1およびスイッチSW2を有する。スイッチSW1の一端は、電圧VDDRを出力するノードNRと接続され、その他端は、ノードNSと接続される。スイッチSW2の一端は、ノードNSを介して、スイッチSW1の他端と接続され、スイッチSW2の他端には、電源電圧VSS(以下において、”接地電圧”と記載する場合もある。)が印加される。スイッチSW1およびスイッチSW2の導通状態は、クロックCLK1に応答して、相補的に変化する。例えば、クロックCLK1がロウレベルの期間、スイッチSW1は導通状態に設定され、スイッチSW2は非導通状態に設定される。
クロックCLK1がロウレベルの期間、スイッチSW1は、電源電圧降下回路VDCが出力する電圧VDDRを端子Tへ印加する。クロックCLK1がハイレベルの期間、スイッチSW2は、電源電圧VSSを端子Tに印加する。クロックCLK1の論理レベルとスイッチSW1およびスイッチSW2の相補的な導通状態(開閉状態)の変化から理解される通り、スイッチ回路12は、CMOSインバータ回路と同一の動作を行う。
端子Tには、自己容量検出方式のタッチキー(図示せず)が備えるタッチ電極TPが接続される。タッチ電極TPは、2つの寄生容量Csおよび寄生容量Cfの、それぞれ一方の電極として作用する。寄生容量Csの他方の電極は、タッチ電極TP周辺に形成されるプリント配線基板の接地配線等(図示せず)が該当する。寄生容量Cfの他方の電極は、指FNGおよび人体(図示せず)が該当する。寄生容量Csおよび寄生容量Cfの他方の電極の電圧は、それぞれ、接地配線および指FNG等を介して、接地電圧に設定される。寄生容量Cfの値は、タッチ電極TPおよび指FNG間の距離が短くなるに従い、増加する。
スイッチ回路12およびタッチ電極TPは、スイッチトキャパシタ回路SCCを構成する。スイッチ回路12は、クロックCLK1に同期して、タッチ電極TPに形成される寄生容量Csおよび寄生容量Cfの充放電を行う。クロックCLK1がロウレベルの期間、スイッチ回路12は、端子Tを介して、タッチ電極TPへ電圧VDDRを印加し、寄生容量Csおよび寄生容量Cfの充電を行う。クロックCLK1がハイレベルの期間、スイッチ回路12は、端子Tを介して、タッチ電極TPへ電源電圧VSSを印加し、寄生容量Csおよび寄生容量Cfの放電を行う。
クロックCLK1の周波数をfc1、タッチ電極TPの容量をCとすると、スイッチトキャパシタ回路SCCは、以下の式1で求められる等価抵抗Rと見なされる。
R=2/(fc1*C) ・・・・・・ 式1
C=Cs+Cf ・・・・・・ 式2
ここで、記号”/”および”*”は、それぞれ、除算記号および乗算記号である。電源電圧降下回路VDCは、電圧VDDRの値を等価抵抗Rの値で除算した電流Iを、スイッチトキャパシタ回路SCCへ供給する。
式1および式2から理解される通り、スイッチ回路12およびタッチ電極TPからなるスイッチトキャパシタ回路SCCの等価抵抗Rは、指FNGとタッチ電極TP間の距離により変動する。従って、指FNGでタッチ電極TPをタッチする(以下、タッチ時、またはタッチ状態と記載)と、寄生容量Cfの値の増加に伴い、等価抵抗Rの値は減少し、電源電圧降下回路VDCが出力する電流I1の値は、増加する。逆に、指FNGをタッチ電極TPから遠ざける(以下、非タッチ時、または非タッチ状態と記載)と、寄生容量Cfの値の減少に伴い、等価抵抗Rの値は増加し、電流I1は減少する。なお、確認的に記載すると、”指FNGでタッチ電極TPをタッチする”とは、タッチ電極TP上の絶縁膜(図示せず)に指FNGを置くことを意味する。
(電流制御発振回路13およびカウンタ14の構成)
電流制御発振回路13は、カレントミラー回路11の出力電流I2の値に応じて周波数fc2が変化するクロックCLK2を生成する。出力電流I2が増加するに従い、クロックCLK2の周波数fc2は増加する。カウンタ14は、適宜設定されたカウント時間におけるクロックCLK2のカウント数Nc2を出力する。
カウンタ14のカウント数Nc2は、スイッチトキャパシタ回路SCCに供給された電流I1のカウント時間にわたる積分値と対応する。さらに、スイッチ回路12がタッチ電極TPに印加する信号のハイレベル、即ち、タッチ電極TPの容量Cに印加される電圧は、電源電圧降下回路VDCが出力する電圧VDDRに設定される。従って、カウント数Nc2(電流I1の積分値)をカウント時間で除算した値は、タッチ電極TPの容量C(=Cs+Cf)の値と対応する。
所定時間に設定されたカウント時間におけるカウント数Nc2の変化を検出することにより、タッチ電極TPに対する指FNGのタッチ有無を検出することが可能となる。
図2は、実施の形態1に係る半導体装置100が備える電流制御発振回路13の回路図である。
電流制御発振回路13は、カレントミラー回路11が出力する電流I2の値に応答して、周波数が変化するクロックCLK2を生成する。
ダイオード接続されたn型トランジスタMn20は、電流I2をドレインから引き込み、ソースから電源電圧VSSの配線へ流出させる。n型トランジスタMn20およびn型トランジスタMn21は、ゲートが互いに接続され、カレントミラー回路を形成する。ダイオード接続されたp型トランジスタMp21のソースには電源電圧VDDが印加され、そのゲートおよびドレインは、n型トランジスタMn21のドレインと接続される。
インバータ回路131は、p型トランジスタMp22およびMp23と、n型トランジスタMn22およびMn23と、を有する。p型トランジスタMp22のソースには電源電圧VDDが印加され、そのドレインは、p型トランジスタMp23のソースと接続される。p型トランジスタMp23のドレインは、n型トランジスタMn23のドレインと接続され、両トランジスタのゲートは、互いに接続される。n型トランジスタMn22のソースには電源電圧VSSが印加され、そのドレインは、n型トランジスタMn23のソースと接続される。
インバータ回路131において、p型トランジスタMp22のゲートは、p型トランジスタMp21のゲートと接続され、n型トランジスタMn22のゲートは、n型トランジスタMn21のゲートと接続される。従って、p型トランジスタMp21およびMp22と、n型トランジスタMn21およびMn22は、それぞれ、カレントミラー回路を構成する。即ち、インバータ回路131は、p型トランジスタMp23およびn型トランジスタMn23で構成されるインバータ回路に、電流I2に基づき生成されるバイアス電流が、p型トランジスタMp22とn型トランジスタMn22を介して供給される構成を有する。インバータ回路131の遅延時間は、電流I2の値により変動する。
電流制御発振回路13は、このインバータ回路131を所定段数(図2では、7段)リング状に接続したリング発振回路を備える。p型トランジスタMp24およびn型トランジスタMn24で構成されるインバータ回路は、リング発振回路の最終段のインバータ回路131の出力を受け、クロックCLK2を出力する。
電流I2の値が増加すると、インバータ回路131の遅延時間は減少し、クロックCLK2の周波数fc2の値は増加する。逆に、電流I2の値が減少すると、インバータ回路131の遅延時間は増加し、周波数fc2の値は減少する。指FNGがタッチ電極TPをタッチしている場合(タッチ時)、カレントミラー回路11が出力する電流I2の値は増加し、指FNGがタッチ電極TPから離れている場合(非タッチ時)、電流I2の値は減少する。この電流I2の値の変化は、タッチ電極TPの寄生容量Cfの変化に依存する。
カレントミラー回路11が出力する電流I2の値の変化は、指FNGとタッチ電極TP間の距離に加え、タッチキーやタッチスパネルのシステム内で常時発生する微弱なノイズによっても引き起こされる。タッチキーシステムにおいて発生するノイズは、半導体装置100に搭載されているタッチセンサ回路の動作に影響を与え、電流制御発振回路13が生成するクロックCLK2の周波数fc2の変動としてあらわれる。しかしながら、電流制御発振回路13は、設定されたカウント期間において、クロックCLK2のカウント数Nc2を計測するため、ノイズに起因するカウント数Nc2の変動の影響は小さくなる。
図3は、実施の形態1に係る半導体装置100が備えるスイッチ回路12の回路図である。
スイッチ回路12は、上述の通り、CMOSインバータ回路と同一の動作を行う。スイッチ回路12は、一般的なCMOSインバータ回路で構成され、p型トランジスタMp21およびn型トランジスタMn121は、それぞれ、図1におけるスイッチSW1およびスイッチSW2と対応する。p型トランジスタMp121のソースおよびドレインは、それぞれ、電圧VDDRを供給するノードNRおよびノードNSと接続される。n型トランジスタMn121のドレインおよびソースは、それぞれ、ノードNSおよび電源電圧VSSを供給する配線と接続される。両トランジスタのゲートには、クロックCLK1が供給され、クロックCLK1の論理レベルに応答して、スイッチ回路12は、タッチ電極TPの寄生容量の充放電を行う。
インバータ回路として動作するスイッチ回路12でタッチ電極TPを駆動することにより、半導体装置100が備える入出力バッファ回路を、スイッチトキャパシタ回路SCCのスイッチとして機能させることが可能となる。半導体装置100をマイクロコンピュータで実現した場合、マイクロコンピュータが備える入出力バッファ回路をスイッチ回路12に割り当てることで、スイッチトキャパシタ回路用のスイッチを新たに追加することなく、スイッチトキャパシタ回路SCCが実現される。
図4は、実施の形態1に係る半導体装置100が備える電流制御発振回路13の特性図である。
電流制御発振回路13は、カレントミラー回路11が出力する電流I2の値に応答して、周波数fc2が変化するクロックCLK2を生成する。電流制御発振回路13は、上述の通り、所定段数のインバータ回路131をリング状に接続したリング発振回路を備える。非タッチ時に対して、タッチ時の電流I2がΔI2増加した場合、周波数fc2はΔfc2増加する。カウンタ14は、この周波数fc2の変化量Δfc2に対応するカウント数Nc2を計測する。インバータ回路131のバイアス電流を適宜調整し、電流I2の変化量ΔI2と周波数fc2の変化量Δfc2とを比例関係に設定することで、タッチ有無の検出精度が向上する。
実施の形態1に係る半導体装置100の効果を説明する。
電流制御発振回路13は、スイッチトキャパシタ回路SCCに流れる電流I1に応答してクロックCLK2の周波数fc2を変化させ、カウンタ14は、所定値に設定されたカウント時間におけるクロックCLK2のカウント数Nc2を計測する。半導体装置100にノイズが重畳した時、カウンタ14は、そのノイズが重畳した時も含め、設定されたカウント時間におけるクロックCLK2のカウントを継続する。従って、ノイズに起因するカウント数の変動量がカウント時間におけるカウント数Nc2に与える影響は、タッチ有無の誤判定を与える程ではなく、タッチ有無の判定精度が確保される。
半導体装置100が備える入出力バッファを、スイッチトキャパシタ回路SCCに含まれるスイッチ回路12として動作させることで、新たなスイッチ回路が不要となり、半導体装置100の小型化が実現される。
<実施の形態1の変形例1>
図5は、実施の形態1の変形例1に係る半導体装置101のブロック図である。
図5において、図1と同一の符号が付されたものは、同一の構成または機能を有し、それらの重複説明は省略される。図5に示される半導体装置101は、図1に示される半導体装置100において、スイッチトキャパシタ回路SCCへ電流I3を供給する定電流回路15を追加した構成を有する。
電源電圧VDDが印加される定電流回路15は、電流I3をスイッチトキャパシタ回路SCCへ供給する。スイッチトキャパシタ回路SCCへ流入する電流I1のうち、電源電圧降下回路VDCは、電流I1と電流I3との差分電流(I1−I3)を出力する。
かかる構成において、電流I3の値は、タッチ電極TPが非タッチ状態の際に、スイッチトキャパシタ回路SCCに流れる電流と同じ、または若干少ない電流量に設定される。電流I3の値をそのように設定することで、電源電圧降下回路VDCが供給する差分電流(I1−I3)を、タッチ電極TPがタッチ状態になることによる電流増加分にほぼ一致させることができ、タッチ時と非タッチ時における電流量の変化を明確化(S/N比向上)できる。なお、「若干少ない電流量」の値は、タッチ電極TPが非タッチ状態にある時の電流I1に生じる電流量の変動等を考慮して、適宜決定される。
また、カレントミラー回路11のp型トランジスタMp12が出力する電流I2の値は、p型トランジスタMp11の電流駆動能力に対するp型トランジスタMp12の電流駆動能力比nと差分電流(I1−I3)との積算値(n*(I1−I3))となる。半導体装置101における電流I2の値は、図1に示される半導体装置100における電流I2の値(電流I1のn倍)から、電流I3のn倍の値だけ減少する。
図6は、実施の形態1の変形例1に係る半導体装置101が備える定電流回路15の作用を説明する図である。
図6において、左の棒グラフは、図1の半導体装置100における電流I1の変化の様子を示す。半導体装置100において、電源電圧降下回路VDCが出力する電流I1の値は、非タッチ時に対し、タッチ時は、寄生容量Cfの増加分だけ増加する。図6は、半導体装置101(図5)における電流I3の値として、非タッチ時の電流I1の値からタッチ時の電流I1の増加分を引いた値を、上述の「若干少ない電流量」として設定した場合を例示する。
図6において、中央の棒グラフは、半導体装置101において、電源電圧降下回路VDCが出力する電流の変化の様子を示す。定電流回路15が電流I3をスイッチトキャパシタ回路SCCへ供給するため、電源電圧降下回路VDCは、電流I1からオフセット電流である電流I3を引いた電流を出力する。右の棒グラフに示される通り、カレントミラー回路11は、この電流I1と電流I3の差分の電流値に電流駆動能力比nを乗じた値を有する電流I2を、電流制御発振回路13へ供給する。
右の棒グラフから理解される通り、電流制御発振回路13へ供給される電流I2は、非タッチ時の値とタッチ時の増加値とは、ほぼ等しくなる。図1の半導体装置100における電流I2の値のタッチ時および非タッチ時の比率は、図6における左の棒グラフに示される電流I1の値に電流駆動能力比nを乗じたものとなる。即ち、電流制御発振回路13へ供給される電流I2の値のタッチ時および非タッチ時の内訳は、非タッチ時における電流I2が支配的となる。
電流I3をスイッチトキャパシタ回路SCCへ供給することにより、電流制御発振回路13へ供給される電流I2の値におけるタッチ時および非タッチ時の内訳は、ほぼ同等になり、タッチ時および非タッチ時のカウンタ14のカウント数Nc2の値も、ほぼ同等になる。
図7は、実施の形態1の変形例に係る半導体装置101が備える定電流回路15の効果を説明する図である。
図7において、横軸はカレントミラー回路11が出力する電流I2の値を示し、縦軸は、カウンタ14が出力するカウント数Nc2を示す。縦軸および横軸とも、任意スケールである。
スイッチトキャパシタ回路SCCへの電流I3の供給が無い場合、電流I2は、非タッチ時のスイッチトキャパシタ回路SCCに供給される電流I1に基づく値が支配的となる。この結果、カウンタ14でクロックCLK2のカウント数Nc2をカウント時間にわたり計測した場合、タッチ時のカウント数Nc2に占める、指FNGによるタッチ電極TPのタッチによるカウント数Nc2の増加値の割合は、僅かな値となる。スイッチトキャパシタ回路SCCへオフセット電流I3を供給することで、そのカウント数Nc2の増加値の割合は、50パーセント程度まで上昇する。
指FNGのタッチ電極TPへのタッチ有無を、カウンタ14のカウント数Nc2の相違に基づき判断するには、カウント数Nc2の変化量がノイズ等の影響を受けないある程度の値に設定する必要がある。スイッチトキャパシタ回路SCCへオフセット電流I3を供給することにより、上述のカウント比率が向上し、タッチ有無の判定に必要とされるカウント数を得るまでの計測時間が短縮され、タッチキーの応答が高速化される。
<実施の形態1の変形例2>
図8は、実施の形態1の変形例2に係る半導体装置102のブロック図である。
図8において、図1と同一の符号が付されたものは、同一の構成または機能を有し、それらの重複説明は省略される。
半導体装置102は、図1に示される半導体装置100に、定電流回路16、電流制御発振回路13R、カウンタ14R、および差分検出器17を追加した構成を有する。
電源電圧VDDが印加される定電流回路16は、電流I4を電流制御発振回路13Rへ供給する。電流制御発振回路13Rは、電流I4の値に応じて、周波数fc3が変化するクロックCLK3を生成する。カウンタ14Rは、カウンタ14と同一の回路構成を有し、カウンタ14と同一に設定されたカウント時間におけるクロックCLK3のカウント数Nc2rを出力する。差分検出器17は、カウント数Nc2およびカウント数Nc2rの差分を検出し、その結果を差分カウント数ΔNc2として出力する。
電流制御発振回路13Rは、電流制御発振回路13と同一の回路構成を有するレプリカ回路である。例えば、電流制御発振回路13Rへ供給される電流I4の値を、タッチ電極TPが非タッチ状態の際に電流制御発振回路13へ供給される電流I2の値と同じに設定することで、非タッチ状態におけるカウント数Nc2およびNc2rは互いに等しくなり、タッチ状態におけるカウント数Nc2およびNc2rには差が生じる(Nc2>Nc2r)。当然のこととして、電流I4の値を、タッチ電極TPがタッチ状態の際に電流制御発振回路13へ供給される電流I2の値と同じに設定しても良い。この場合、非タッチ状態におけるカウント数Nc2およびNc2rには、Nc2<Nc2r、なる関係が生じる。
図9は、実施の形態1の変形例2に係る半導体装置102が備える電流制御発振回路13Rの作用を説明する図である。
図9(a)は、カウンタ14が出力するカウント数Nc2が半導体装置102の動作条件により変動する様子を示す。横軸は、カレントミラー回路11が出力する電流I2の値を示し、縦軸はカウント数Nc2の値を示す。縦軸および横軸とも、任意スケールである。”BEST条件”および”TYP条件”とは、半導体装置102に含まれるトランジスタの動作条件である。”BEST条件”とは、電源電圧VDDが規格上限値で、周囲温度が規格下限値である状態を示し、”TYP条件”とは、電源電圧VDDが規格中央値で、周囲温度が室温である状態を示す。
電流I2の値の増加に対するカウント数Nc2の増加勾配は、半導体装置102の動作条件がTYP条件からBEST条件に変化するにつれ、急峻になる。これは、電流制御発振回路13およびカウンタ14の動作速度が向上するためである。タッチ電極TPの非タッチ時とタッチ時のカウント数Nc2の変動値は、TYP条件およびBEST条件において、それぞれ、差分カウント数ΔNc2_tおよび差分カウント数ΔNc2_b、となる。
図9(a)に示される通り、差分カウント数ΔNc2_bの値は、差分カウント数ΔNc2_tの値より大きくなる。カウンタ14によるクロックCLK2の同一カウント時間に対し、カウント数Nc2の値は変動するため、タッチ状態と非タッチ状態とを判定するカウント数Nc2の判定値を固定していた場合、半導体装置102の動作条件によっては、タッチ電極TPに対するタッチ有無を誤判定する懸念がある。
図9(b)は、電流制御発振回路13に印加される電流I2の値と、電流制御発振回路13Rに印加される電流I4の値との関係を説明する図である。図9(b)に示される通り、電流I4の値は、非タッチ時の電流I2に、タッチ時の電流I2の増加分の半分を加えた値に設定される。
図9(c)は、半導体装置102の動作条件をTYP条件(Typ)とBEST条件(Best)に設定した場合の、カウンタ14および14Rのカウント数の変動を説明する図である。左側のグラフは、TYP条件およびBEST条件における電流制御発振回路13のカウント数の変動を示し、右側のグラフは、TYP条件およびBEST条件における電流制御発振回路13Rのカウント数の変動を示す。
TYP条件下において、電流制御発振回路13が出力するクロックCLK2のカウント数Nc2は、非タッチ時およびタッチ時において、それぞれ、カウント数Nc2_0およびNc2_2となる。一方、TYP条件下において、電流制御発振回路13Rが出力するクロックCLK3のカウント数Nc2rは、カウント数Nc2r_0となる。電流I2の値および電流I4の値は、上述の図9(b)の通り設定されているため、カウント数Nc2r_0の値は、カウント数Nc2_0とNc2_2との平均値近傍となる。
BEST条件において、電流制御発振回路13が出力するクロックCLK2のカウント数Nc2は、非タッチ時およびタッチ時において、それぞれ、カウント数Nc2_1およびNc2_3となる。一方、BEST条件において、電流制御発振回路13Rが出力するクロックCLK3のカウント数Nc2rは、カウント数Nc2r_1となる。動作条件の変化に伴う電流制御発振回路13および13Rと、カウンタ14および14Rの動作速度の変動は、同一であるため、カウント数Nc2r_1の値は、カウント数Nc2_1およびNc2_3の平均値近傍となる。
差分検出器17は、カウント時間におけるカウント数Nc2およびカウント数Nc2rの差分を検出する。半導体装置102は、カウント数Nc2の値がカウント数Nc2rより大きい場合、指FNGがタッチ電極TPにタッチしていると判定し、カウント数Nc2の値がカウント数Nc2rより小さい場合、半導体装置102は、指FNGはタッチ電極TPにタッチしていないと判定する。
実施の形態1の変形例2に係る半導体装置102の効果は、以下の通りである。
タッチ電極TPに対する指FNGのタッチ有無に応答して、電流制御発振回路13は、クロックCLK2の周波数fc2を変化させる。この周波数fc2は、さらに、半導体装置102の動作条件に依存する。この電流制御発振回路13と同一構成を有する電流制御発振回路13Rが出力するクロックCLK3の周波数fc3は、周波数fc2と同様に、半導体装置102の動作条件に依存して変動する。
電流制御発振回路13Rに供給される電流I4の値を、電流制御発振回路13に供給される電流I2がタッチ有無で変化する変動範囲の中間値と設定し、所定時間におけるクロックCLK2のカウント数Nc2およびクロックCLK3のカウント数Nc2rを比較することで、半導体装置102の動作条件の変動に起因するタッチ有無の誤判定が解消される。
<実施の形態2>
図10は、実施の形態2に係る半導体装置200のブロック図である。
図10において、図1と同一の符号が付されたものは、同一の構成または機能を有し、それらの重複説明は省略される。半導体装置200において、電流制御発振回路13Aは、スイッチトキャパシタ回路SCCへ電流I1を出力し、その電流I1に応答して、クロックCLK2の周波数fc2を変化させる。カウンタ14は、カウント時間におけるクロックCLK2のカウント数Nc2を出力する。指FNGでタッチ電極TPをタッチした場合、スイッチトキャパシタ回路SCCに流入する電流I1の値は増加し、カウンタ14が計測するクロックCLK2のカウント数Nc2は増加する。
図11は、実施の形態2に係る半導体装置200が備える電流制御発振回路13Aの回路図である。
電流制御発振回路13Aは、図2に示される電流制御発振回路13と同様に、複数段のインバータ回路131をリング状に接続したリング発振回路を有する。ダイオード接続されたp型トランジスタMp30は、電源電圧VDDが印加されたソースから、ゲートと接続されたドレインを介して、電流I1をスイッチ回路12へ供給する。p型トランジスタMp31およびp型トランジスタMp30は、ゲートが互いに接続され、カレントミラー回路を形成する。ダイオード接続されたn型トランジスタMn31のソースには電源電圧VSSが印加され、n型トランジスタMn31のドレインは、p型トランジスタMp31のドレインと接続される。
インバータ回路131のp型トランジスタMp22は、p型トランジスタMp31とカレントミラー回路を形成し、p型トランジスタMp23およびn型トランジスタMn23で構成されるインバータ回路へ、適宜設定されたバイアス電流を供給する。インバータ回路131のn型トランジスタMn22は、n型トランジスタMn31とミラー回路を形成し、p型トランジスタMp23およびn型トランジスタMn23で構成されるインバータ回路へ、適宜設定されたバイアス電流を供給する。p型トランジスタMp24およびn型トランジスタMn24で構成されるインバータ回路は、リング発振回路の最終段のインバータ回路131の出力を受け、クロックCLK2を出力する。
実施の形態2に係る半導体装置200の効果を説明する。
半導体装置200が備えるスイッチ回路12には、電流制御発振回路13Aが有するp型トランジスタMp30のドレインより、電流I1が供給される。ダイオード接続されたp型トランジスタMp30のドレイン電圧は、電源電圧VDDからp型トランジスタMp30の閾値電圧分降下した値にクランプされる。このクランプ電圧は、電流I1の値により変動する。
電流I1の変化量は、式1で求められる等価抵抗Rで近似されるスイッチトキャパシタ回路SCCのインピーダンスの変化量に依存する。具体的には、指FNGがタッチ電極TPにタッチした場合の電流I1の変化量に相当する。図6に示される通り、非タッチ時の電流I1の値と比較すると、タッチ時の電流I1の増加量は、電流I1を供給するp型トランジスタMpのドレイン電圧の値を大きく変動させるものではない。従って、電流制御発振回路13Aが出力するクロックCLK2の周波数fc2は、式2に示される寄生容量Cfの値の増減に基づき、変動することになる。
実施の形態2に係る半導体装置200によれば、電源電圧降下回路VDCから定電圧の供給を受けることなく、電流制御発振回路13Aでスイッチトキャパシタ回路SCCを駆動し、タッチ電極TPに対するタッチ有無の検出が可能となる。スイッチトキャパシタ回路SCCに電流を供給する電源電圧降下回路VDCを省略することで、半導体装置200の消費電力およびチップ面積削減の効果がある。
<実施の形態3>
図12は、実施の形態3に係る半導体措置300のブロック図である。
図12において、図1と同一の符号が付されたものは、同一の構成または機能を有し、それらの重複説明は省略される。
半導体装置300は、静電容量方式のうち、相互容量方式のタッチスクリーンに好適なタッチセンサ回路を搭載する。
半導体装置300に搭載されるタッチセンサ回路は、カレントミラー回路11、スイッチ回路12、電流制御発振回路13、カウンタ14、容量C1、出力バッファ18、位相調整回路19、端子TRi、および端子TXjを備える。端子TRiには、受信タッチ電極TPRが接続され、端子TXjには、送信タッチ電極TPXが接続される。受信タッチ電極TPRおよび送信タッチ電極TPXは、後述の通り、タッチスクリーンに格子状に形成された電極である。
受信タッチ電極TPRおよび接地配線間には、寄生容量Csが形成される。同様に、送信タッチ電極TPXおよび接地配線間にも、寄生容量Csが形成される。指FNGおよび受信タッチ電極TPR間と、指および送信タッチ電極TPX間には、それぞれ、寄生容量Cfが形成される。寄生容量Cfの一方の電極として作用する指FNGは、人体を介して、接地電圧に設定される。受信タッチ電極TPRおよび送信タッチ電極TPX間には、寄生容量Ccが形成される。
指FNGと受信タッチ電極TPRおよび送信タッチ電極TPXとの距離が十分離れている場合、寄生容量Ccの値に対し、寄生容量Cfの値は無視し得る値まで減少する。
指FNGと、受信タッチ電極TPRおよび送信タッチ電極TPXと、の距離が小さくなるに従い、寄生容量Ccの値は減少し、寄生容量Cfの値は増加する。これは、指FNGと受信タッチ電極TPRおよび送信タッチ電極TPX間の距離が減少するに従い、受信タッチ電極TPRと送信タッチ電極TPXとの間に発生していた電気力線の本数が減少(寄生容量Ccの値が減少)し、指FNGと受信タッチ電極TPRおよび送信タッチ電極TPXとの間に発生する電気力線の本数が増加(寄生容量Cfの値が増加)するためである。
位相調整回路19は、スイッチ191、バッファ192、およびインバータ回路193を有する。バッファ192およびインバータ回路193は、それぞれ、クロックCLK1と同相および逆相のクロックをスイッチ191へ出力する。スイッチ191は、選択信号SELの論理レベルに応答して、バッファ192の出力(クロックCLK1と同相)またはインバータ回路193の出力(クロックCLK1と逆相)のいずれか一方を出力する。
スイッチ回路12は、端子TRiを介して、クロックCLK1に同期して、電圧VDDRおよび電源電圧VSSを、交互に、受信タッチ電極TPRへ印加する。スイッチ回路12は、クロックCLK1がハイレベルの期間、端子TRiへロウレベル(電源電圧VSS)を印加して、受信タッチ電極TPRの寄生容量を放電し、クロックCLK1がロウレベルの期間、端子TRiへハイレベル(電圧VDDR)を印加して、受信タッチ電極TPRの寄生容量を充電する。
出力バッファ18は、ソースに電源電圧VDDが印加されたp型トランジスタMp181と、ソースに電源電圧VSSが印加されたn型トランジスタMn182で構成されるインバータ回路である。両トランジスタのゲートには、位相調整回路19の出力が印加され、両トランジスタのドレインは、端子TXjと接続される。
出力バッファ18は、端子TXjを介して、クロックCLK1に同期して、電源電圧VDDおよび電源電圧VSSを、交互に、送信タッチ電極TPXへ印加する。選択信号SELの論理レベルが、ロウレベル(電源電圧VSS)に設定されている期間にわたり、出力バッファ18は、クロックCLK1がハイレベルの期間、端子TXjへロウレベル(電源電圧VSS)を印加して、送信タッチ電極TPXの寄生容量を放電し、クロックCLK1がロウレベルの期間、端子TXjへハイレベル(電源電圧VDD)を印加して、送信タッチ電極TPXの寄生容量を充電する。選択信号SELの論理レベルが、ハイレベル(電源電圧VDD)に設定されている場合、クロックCLK1の論理レベルと、出力バッファ18が端子TXjへ出力する電圧レベルと、の関係は、上述の選択信号SELの論理レベルがロウレベルに設定されている場合と、逆の関係に設定される。
選択信号SELと受信タッチ電極TPRおよび送信タッチ電極TPXに印加される電圧レベルとは、以下のようになる。選択信号SELが一方の論理レベル(ロウレベル)に設定される期間(同相期間)、受信タッチ電極TPRおよび送信タッチ電極TPXに印加される電圧レベルは、クロックCLK1に同期して、同相に変化する。選択信号SELが他方の論理レベル(ハイレベル)に設定される期間(逆相期間)、受信タッチ電極TPRおよび送信タッチ電極TPXに印加される電圧レベルは、クロックCLK1に同期して、逆相に変化する。
図13は、実施の形態3に係る半導体装置300を搭載したタッチスクリーンの構成図である。
タッチスクリーンは、半導体装置300およびタッチパネルPNLを備える。タッチパネルPNLは、一例として、X電極配線Xi(i=1〜4)と接続された菱形または三角形の受信タッチ電極と、Y電極配線Yj(j=1〜3)と接続された菱形または三角形の送信タッチ電極と、を備える。X電極配線XiおよびY電極配線Yjは、互いに絶縁される。
半導体装置300は、複数のスイッチ回路12および複数の出力バッファ18を備える。各スイッチ回路12は、端子TRiを介して、X電極配線Xiを順次選択し、選択されたX電極配線Xiと接続される受信タッチ電極を充放電する。各出力バッファ18は、端子TXjを介して、Y電極配線Yjを順次選択し、選択されたY電極配線Yjと接続される送信タッチ電極を充放電する。非選択のX電極配線Xiおよび非選択のY電極配線Yjは、ロウレベル(電源電圧VSS)に設定される。図13は、X電極配線X3およびY電極配線Y2が選択されている状態を示す。
選択されたX電極配線X3と接続される受信タッチ電極TPRは、パッド電極p3およびパッド電極p4が該当する。選択されたY電極配線Y3と接続される送信タッチ電極TPXは、パッド電極p1およびパッド電極p2が該当する。指FNGと、パッド電極p1〜p4と、の間に形成される寄生容量Ccおよび寄生容量Cfの値の変化に応じ、カレントミラー回路11が有する電源電圧降下回路VDCがスイッチ回路12へ供給する電流I1の値が変化する(図12参照)。
図14は、実施の形態3に係る半導体装置300が備えるスイッチ回路12および出力バッファ18の出力波形図である。
上述の通り、スイッチ回路12および出力バッファ18は、それぞれ、選択するX電極配線XiおよびY電極配線Yjの組み合わせを変更し、タッチパネルPNL全面にわたり、受信タッチ電極TPR(パッド電極p3およびp4)および送信タッチ電極TPX(パッド電極p1およびp2)間における指FNGの配置有無を検出する。
半導体装置300は、スイッチ回路12でX電極配線X1を、出力バッファ18でY電極配線Y1を、それぞれ選択する(X1/Y1選択期間)。この期間において、他のX電極配線XiおよびY電極配線Yjは、それぞれ、スイッチ回路12および出力バッファ18により、ロウレベル(電源電圧VSS)に設定される。
X1/Y1選択期間において、位相調整回路19へロウレベルの選択信号SELが印加されると、受信タッチ電極TPRおよび送信タッチ電極TPXに印加される電圧波形は、クロックCLK1に同期して、同相に変化する(同相期間)。所定時間(例えば、500μs)に設定された同相期間において、カウンタ14は、電流制御発振回路13が出力するクロックCLK2のカウント数Nc2を計測する。
同相期間において、スイッチ回路12が受信タッチ電極TPRの電圧を、電源電圧VSSから電圧VDDRまで引き上げるタイミングと、出力バッファ18が送信タッチ電極TPXの電圧を電源電圧VSSから電源電圧VDDまで引き上げるタイミングとは、ほぼ等しい。また、スイッチ回路12が受信タッチ電極TPRの電圧を、電圧VDDRから電源電圧VSSまで引き下げるタイミングと、出力バッファ18が送信タッチ電極TPXの電圧を、電源電圧VDDから電源電圧VSSまで引き下げるタイミングとは、ほぼ等しい。即ち、スイッチ回路12および出力バッファ18の各出力波形は、同相となる。
位相調整回路19へハイレベルの選択信号SELが印加されると、受信タッチ電極TPRおよび送信タッチ電極TPXに印加される電圧波形は、クロックCLK1に同期して、逆相に変化する(逆相期間)。カウンタ14は、500μsに設定された逆相期間において、クロックCLK2のカウント数Nc2を計測する。
逆相期間において、スイッチ回路12が受信タッチ電極TPRの電圧を、電源電圧VSSから電圧VDDRまで引き上げるタイミングと、出力バッファ18が送信タッチ電極TPXの電圧を電源電圧VDDから電源電圧VSSまで引き下げるタイミングとは、ほぼ等しい。また、スイッチ回路が受信タッチ電極TPRの電圧を、電圧VDDRから電源電圧VSSまで引き下げるタイミングと、出力バッファ18が送信タッチ電極TPXの電圧を、電源電圧VSSから電源電圧VDDまで引き上げるタイミングとは、ほぼ等しい。即ち、スイッチ回路12および出力バッファ18の各出力波形は、逆相となる。
X1/Y1選択期間が終了すると、スイッチ回路12および出力バッファ18は、選択するX電極配線XiおよびY電極配線Yjを順次切り替え、各Xi/Yj選択期間において、同相期間および逆相期間におけるそれぞれのカウント数Nc2を比較する。X4/Y3選択期間におけるカウント数Nc2の比較が完了すると、再び、X1/Y1選択期間におけるカウント数Nc2の計測を開始する。半導体装置300は、このカウントサイクルを繰り返す。例えば、X3/Y2選択期間において、同相期間におけるカウント数Nc2の値と逆相期間におけるカウント数Nc2との差分値が、他のXi/Yj選択期間における差分値より小さいことが検出されると、半導体装置300は、タッチパネルPNLにおけるX電極配線X3とY電極配線Y2の交点に、指FNGがタッチしていると判断する。
図15は、実施の形態3に係る半導体装置300が備えるスイッチ回路12によるタッチ有無の判定方法を説明する図である。
(非タッチ時におけるスイッチ回路12の供給電荷量)
図15(a)は、受信タッチ電極TPRと送信タッチ電極TPX間に、指FNGが配置されていない場合(非タッチ時)の寄生容量の分布を示す。指FNGと、受信タッチ電極TPRおよび送信タッチ電極TPXと、の距離が十分離れている(非タッチ時)場合、受信タッチ電極TPRおよび送信タッチ電極TPX間の寄生容量Cc1の値に対し、指FNGと両タッチ電極間の寄生容量Cfの値は無視し得る程度まで減少する。従って、受信タッチ電極TPRおよび送信タッチ電極TPXと接地電圧が印加される配線等間には、それそれ、寄生容量Csが形成され、受信タッチ電極TPRおよび送信タッチ電極TPX間には、寄生容量Cc1が形成される。
非タッチ時において、同相期間および逆相期間に、スイッチ回路12から供給される電荷量は、各々、以下の式31および式32で求められる。
Q(非タッチ時:同相期間)
=Cs*VDDR+Cc1*(VDDR−VDD) …… 式31
Q(非タッチ時:逆相期間)
=Cs*VDDR+Cc1*(VDDR+VDD) …… 式32
Q(非タッチ時:差分)
=Q(非タッチ時:逆相期間)−Q(非タッチ時:同相期間)
=Cc1*VDD*2 …… 式33
ここで、記号”*”は、乗算記号である。記号VDDR、記号VDD、および記号Cc1は、それぞれ、電圧VDDR、電源電圧VDD、および寄生容量Cc1の値である。
(タッチ時におけるスイッチ回路12の供給電荷量)
図15(b)は、受信タッチ電極TPRと送信タッチ電極TPX間に、指FNGが配置されている場合(タッチ時)の寄生容量の分布を示す。指FNGが受信タッチ電極TPRおよび送信タッチ電極TPXをタッチしている場合、指FNGと受信タッチ電極TPRおよび送信タッチ電極TPXとの間に発生する電気力線の本数が増加するため、寄生容量Cfが発生する。一方、受信タッチ電極TPRと送信タッチ電極TPX間の電気力線の本数は減少するため、受信タッチ電極TPRと送信タッチ電極TPX間の寄生容量Cc2の値は、非タッチ時における寄生容量Cc1の値より小さくなる。
Cc1>Cc2 …… 式4
ここで、記号Cc1およびCc2は、それぞれ、寄生容量Cc1およびCc2の値である。
タッチ時において、同相期間および逆相期間に、スイッチ回路12から供給される電荷量は、各々、以下の式51および式52で求められる。
Q(タッチ時:同相期間)
=(Cs+Cf)*VDDR+Cc2*(VDDR−VDD) …… 式51
Q(タッチ時:逆相期間)
=(Cs+Cf)*VDDR+Cc2*(VDDR+VDD) …… 式52
Q(タッチ時:差分)
=Q(タッチ時:逆相期間)−Q(タッチ時:同相期間)
=Cc2*VDD*2 …… 式53
ここで、記号Cc2は、寄生容量Cc2の値である。
式33、式4、および式53より、同相期間と逆相期間における供給電荷量の差分は、受信タッチ電極TPRおよび送信タッチ電極TPXを指FNGでタッチすることにより、式6に示される値だけ減少する。
ΔQ=Q(非タッチ時:差分)−Q(タッチ時:差分)
=(Cc1−Cc2)*VDD*2 …… 式6
ここで、記号”*”は、乗算記号である。
この電荷量の減少は、電源電圧降下回路VDCがスイッチ回路12へ供給する電流I1の値を減少させ、カレントミラー回路11が出力する電流I2の値の減少、さらには、カウンタ14が出力するカウント数Nc2を減少させる。
カウンタ14は、Xi/Yj選択期間に含まれる同相期間および逆相期間において、同一に設定されたカウント時間にわたり、それぞれの期間におけるカウント数Nc2を計測する。半導体装置300は、内蔵する演算回路(図示せず)で、逆相期間のカウント数Nc2に対する同相期間のカウント数Nc2の差分値を計算する。この差分値が基準カウント数より大きい場合、指FNGは、X電極配線XiとY電極配線Yjで選択されるタッチパネルPNLの表面領域をタッチされていないと判断され、その差分値が基準カウント数より小さい場合、指FNGは、選択領域をタッチしていると判断される。
実施の形態3に係る半導体装置300の効果を説明する。
半導体装置300が備えるスイッチ回路12および出力バッファ18は、それぞれ、タッチパネルPNLのX電極配線XiおよびY電極配線Yjを、順次選択する。選択されたX電極配線Xiと接続される受信タッチ電極TPRには、電源電圧降下回路VDCが出力する電圧VDDRが、クロックCLK1に同期して印加される。選択されたY電極配線Yjと接続される送信タッチ電極TPXには、電源電圧VDDが、クロックCLK1に同期して印加される。
位相調整回路19は、スイッチ回路12の出力信号と出力バッファ18の出力信号の位相を制御する。両出力信号が同相に設定されると、スイッチ回路12が受信タッチ電極TPRへ電圧VDDRを印加するタイミングと、出力バッファ18が送信タッチ電極TPXへ電源電圧VDDを印加するタイミングは、ほぼ同時に設定される。両出力信号が逆相に設定されると、受信タッチ電極TPRへの電圧VDDRの印加と、送信タッチ電極TPXへの電源電圧VDDの印加は、交互に行われる。
受信タッチ電極TPRと送信タッチ電極TPX間の寄生容量Ccの値は、非タッチ時に対し、タッチ時において減少する。この寄生容量Ccの値の変化を、同相期間および逆相期間におけるスイッチ回路12の電流I1の変化として検出し、さらに、電流制御発振回路13およびカウンタ14により、カウント期間におけるクロックCLK2のカウント数Nc2に変換する。このカウント数Nc2の変化に基づき、タッチパネルPNLへのタッチ有無、さらには、タッチ時における指FNGの位置を検出が可能となる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。