JP2017204900A - 半導体装置 - Google Patents

Abstract

【課題】シグマデルタ変調回路を用いたスイッチトキャパシタ回路は、ノイズの影響を受け易く、容量値の測定精度を確保することが困難である。【解決手段】端子（Ｔ）と、定電圧を生成する電源電圧降下回路（ＶＤＣ）と、第１クロック（ＣＬＫ１）に応答して、端子へ定電圧を周期的に印加するスイッチ回路（１２）と、電流制御発振回路（１３）と、カウンタ（１４）と、を備え、電源電圧降下回路は、スイッチ回路へ第１電流（Ｉ１）を供給し、電流制御発振回路は、第１電流の値に応答して周波数が変化する第２クロック（ＣＬＫ２）を生成し、カウンタは、カウント時間における第２クロックの数をカウントする、半導体装置である。【選択図】図１

Description

本発明は半導体装置に関し、たとえば、静電容量方式のタッチセンサ回路を備える半導体装置に関する。

タッチキーやタッチスクリーンの技術分野において、静電容量方式のタッチセンサ回路が一般的に採用されている。特許文献１は、シグマデルタ変調回路により、スイッチング容量回路が出力する信号をデジタル信号に変調する構成を開示する。特許文献２は、所定周波数で充放電を繰り返す測定対象容量の端子電圧と基準電圧をコンパレータで比較し、測定対象容量の値を測定する構成を開示する。特許文献３は、操作部のタッチ有無により周波数が変化する発振部と、発振部が出力する周波数信号の周波数変化を検出する構成を開示する。

米国特許第８０８９２８９号明細書 米国特許第７３１２６１６号明細書 特開２００８−１９９４０８号公報

特許文献１等が開示するように、容量の周期的な充放電電流に基づき生成される検出電圧を、コンパレータで基準電圧と比較して容量値を測定する技術は、一般的である。コンパレータは、検出電圧と基準電圧間の微小な電圧差を判定し、その判定結果をデジタル信号に変換する回路である。シグマデルタ変調回路を搭載するシステムにノイズが重畳すると、微小な電圧差に影響を及ぼし、コンパレータの誤判定を誘発する。

シグマデルタ変調回路は、コンパレータの出力をクロックでサンプリングする構成を有しているため、ノイズに起因するサンプリング結果のずれは、コンパレータ入力のオフセットとして現われ、測定精度を低下させる要因となる。その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、端子と、定電圧を生成する電源電圧降下回路と、第１クロックに応答して、端子へ定電圧を周期的に印加するスイッチ回路と、第１電流制御発振回路と、第１カウンタと、を備え、電源電圧降下回路は、スイッチ回路へ第１電流を供給し、第１電流制御発振回路は、第１電流の値に応答して周波数が変化する第２クロックを生成し、第１カウンタは、カウント時間における第２クロックの数をカウントする、半導体装置である。

前記一実施の形態によれば、タッチ電極の容量変化を検出する際、ノイズによる影響が排除され、タッチ電極へのタッチ有無の判定精度が確保される。

実施の形態１に係る半導体装置のブロック構成図である。 実施の形態１に係る半導体装置が備える電流制御発振回路の回路図である。 実施の形態１に係る半導体装置が備えるスイッチ回路の回路図である。 実施の形態１に係る半導体装置が備える電流制御発振回路の特性図である。 実施の形態１の変形例１に係る半導体装置のブロック図である。 実施の形態１の変形例１に係る半導体装置が備える定電流回路の作用を説明する図である。 実施の形態１の変形例に係る半導体装置が備える定電流回路の効果を説明する図である。 実施の形態１の変形例２に係る半導体装置のブロック図である。 実施の形態１の変形例２に係る半導体装置が備える電流制御発振回路の作用を説明する図である。 実施の形態２に係る半導体装置のブロック図である。 実施の形態２に係る半導体装置が備える電流制御発振回路の回路図である。 実施の形態３に係る半導体措置のブロック図である。 実施の形態３に係る半導体装置を搭載したタッチスクリーンの構成図である。 実施の形態３に係る半導体装置が備えるスイッチ回路および出力バッファの出力波形図である。 実施の形態３に係る半導体装置が備えるスイッチ回路によるタッチ有無の判定方法を説明する図である。

以下、図面を参照しつつ、実施の形態について説明する。実施の形態の説明において、個数、量などに言及する場合、特に記載ある場合を除き、必ずしもその個数、量などに限定されない。実施の形態の図面において、同一の参照符号や参照番号は、同一部分または相当部分を表わすものとする。また、実施の形態の説明において、同一の参照符号等を付した部分等に対しては、重複する説明は繰り返さない場合がある。

＜実施の形態１＞
図１は、実施の形態１に係る半導体装置１００のブロック構成図である。

半導体装置１００は、静電容量方式のうち、自己容量方式のタッチキーに好適なタッチセンサ回路を搭載する。半導体装置１００に搭載されるタッチセンサ回路は、カレントミラー回路１１、スイッチ回路１２、電流制御発振回路１３、カウンタ１４、容量Ｃ１、および端子Ｔを備える。端子Ｔには、自己容量検出方式のタッチキー（図示せず）が備えるタッチ電極ＴＰが接続される。このタッチ電極ＴＰおよびスイッチ回路１２の組み合わせで、スイッチトキャパシタ回路ＳＣＣが形成される。

（カレントミラー回路１１の構成）
カレントミラー回路１１は、電源電圧降下回路ＶＤＣおよびｐ型トランジスタＭｐ１２を含む。電源電圧降下回路ＶＤＣは、電源電圧ＶＤＤを降圧し、所望の電圧値に維持される電圧ＶＤＤＲを、ノードＮＲに生成する。容量Ｃ１は、電圧ＶＤＤＲの変動を抑制するために、ノードＮＲと接続される。

電源電圧降下回路ＶＤＣは、ｐ型トランジスタＭｐ１１およびアンプＡＭＰを有する。ｐ型トランジスタＭｐ１１のソースには電源電圧ＶＤＤが印加され、ドレインはノードＮＲと接続される。アンプＡＭＰの一方の入力端子には基準電圧Ｖｒｅｆが印加され、他方の入力端子には、ノードＮＲを介して、ｐ型トランジスタＭｐ１１のドレイン電圧が印加される。アンプＡＭＰは、ｐ型トランジスタＭｐ１１のドレイン電圧、即ち、ノードＮＲの電圧が基準電圧Ｖｒｅｆと等しくなるように、ｐ型トランジスタＭｐ１１のゲート電圧を制御し、ノードＮＲには電圧ＶＤＤＲが生成される。

ｐ型トランジスタＭｐ１２のソースには、電源電圧ＶＤＤが印加され、ゲートは、ｐ型トランジスタＭｐ１１のゲートと接続される。即ち、ｐ型トランジスタＭｐ１１およびｐ型トランジスタＭｐ１２は、カレントミラー回路１１を形成する。電源電圧降下回路ＶＤＣが有するｐ型トランジスタＭｐ１１の電流駆動能力（トランジスタサイズ）は、後述するスイッチトキャパシタ回路ＳＣＣで必要な電流Ｉ１を供給できるように設定される。ｐ型トランジスタＭｐ１２の電流駆動能力は、後述する電流制御発振回路１３で必要な電流Ｉ２を供給できるように設定される。

（スイッチトキャパシタ回路ＳＣＣの構成および動作）
スイッチ回路１２は、スイッチＳＷ１およびスイッチＳＷ２を有する。スイッチＳＷ１の一端は、電圧ＶＤＤＲを出力するノードＮＲと接続され、その他端は、ノードＮＳと接続される。スイッチＳＷ２の一端は、ノードＮＳを介して、スイッチＳＷ１の他端と接続され、スイッチＳＷ２の他端には、電源電圧ＶＳＳ（以下において、”接地電圧”と記載する場合もある。）が印加される。スイッチＳＷ１およびスイッチＳＷ２の導通状態は、クロックＣＬＫ１に応答して、相補的に変化する。例えば、クロックＣＬＫ１がロウレベルの期間、スイッチＳＷ１は導通状態に設定され、スイッチＳＷ２は非導通状態に設定される。

クロックＣＬＫ１がロウレベルの期間、スイッチＳＷ１は、電源電圧降下回路ＶＤＣが出力する電圧ＶＤＤＲを端子Ｔへ印加する。クロックＣＬＫ１がハイレベルの期間、スイッチＳＷ２は、電源電圧ＶＳＳを端子Ｔに印加する。クロックＣＬＫ１の論理レベルとスイッチＳＷ１およびスイッチＳＷ２の相補的な導通状態（開閉状態）の変化から理解される通り、スイッチ回路１２は、ＣＭＯＳインバータ回路と同一の動作を行う。

端子Ｔには、自己容量検出方式のタッチキー（図示せず）が備えるタッチ電極ＴＰが接続される。タッチ電極ＴＰは、２つの寄生容量Ｃｓおよび寄生容量Ｃｆの、それぞれ一方の電極として作用する。寄生容量Ｃｓの他方の電極は、タッチ電極ＴＰ周辺に形成されるプリント配線基板の接地配線等（図示せず）が該当する。寄生容量Ｃｆの他方の電極は、指ＦＮＧおよび人体（図示せず）が該当する。寄生容量Ｃｓおよび寄生容量Ｃｆの他方の電極の電圧は、それぞれ、接地配線および指ＦＮＧ等を介して、接地電圧に設定される。寄生容量Ｃｆの値は、タッチ電極ＴＰおよび指ＦＮＧ間の距離が短くなるに従い、増加する。

スイッチ回路１２およびタッチ電極ＴＰは、スイッチトキャパシタ回路ＳＣＣを構成する。スイッチ回路１２は、クロックＣＬＫ１に同期して、タッチ電極ＴＰに形成される寄生容量Ｃｓおよび寄生容量Ｃｆの充放電を行う。クロックＣＬＫ１がロウレベルの期間、スイッチ回路１２は、端子Ｔを介して、タッチ電極ＴＰへ電圧ＶＤＤＲを印加し、寄生容量Ｃｓおよび寄生容量Ｃｆの充電を行う。クロックＣＬＫ１がハイレベルの期間、スイッチ回路１２は、端子Ｔを介して、タッチ電極ＴＰへ電源電圧ＶＳＳを印加し、寄生容量Ｃｓおよび寄生容量Ｃｆの放電を行う。

クロックＣＬＫ１の周波数をｆｃ１、タッチ電極ＴＰの容量をＣとすると、スイッチトキャパシタ回路ＳＣＣは、以下の式１で求められる等価抵抗Ｒと見なされる。

Ｒ＝２／（ｆｃ１＊Ｃ） ・・・・・・ 式１
Ｃ＝Ｃｓ＋Ｃｆ ・・・・・・ 式２
ここで、記号”／”および”＊”は、それぞれ、除算記号および乗算記号である。電源電圧降下回路ＶＤＣは、電圧ＶＤＤＲの値を等価抵抗Ｒの値で除算した電流Ｉを、スイッチトキャパシタ回路ＳＣＣへ供給する。

式１および式２から理解される通り、スイッチ回路１２およびタッチ電極ＴＰからなるスイッチトキャパシタ回路ＳＣＣの等価抵抗Ｒは、指ＦＮＧとタッチ電極ＴＰ間の距離により変動する。従って、指ＦＮＧでタッチ電極ＴＰをタッチする（以下、タッチ時、またはタッチ状態と記載）と、寄生容量Ｃｆの値の増加に伴い、等価抵抗Ｒの値は減少し、電源電圧降下回路ＶＤＣが出力する電流Ｉ１の値は、増加する。逆に、指ＦＮＧをタッチ電極ＴＰから遠ざける（以下、非タッチ時、または非タッチ状態と記載）と、寄生容量Ｃｆの値の減少に伴い、等価抵抗Ｒの値は増加し、電流Ｉ１は減少する。なお、確認的に記載すると、”指ＦＮＧでタッチ電極ＴＰをタッチする”とは、タッチ電極ＴＰ上の絶縁膜（図示せず）に指ＦＮＧを置くことを意味する。

（電流制御発振回路１３およびカウンタ１４の構成）
電流制御発振回路１３は、カレントミラー回路１１の出力電流Ｉ２の値に応じて周波数ｆｃ２が変化するクロックＣＬＫ２を生成する。出力電流Ｉ２が増加するに従い、クロックＣＬＫ２の周波数ｆｃ２は増加する。カウンタ１４は、適宜設定されたカウント時間におけるクロックＣＬＫ２のカウント数Ｎｃ２を出力する。

カウンタ１４のカウント数Ｎｃ２は、スイッチトキャパシタ回路ＳＣＣに供給された電流Ｉ１のカウント時間にわたる積分値と対応する。さらに、スイッチ回路１２がタッチ電極ＴＰに印加する信号のハイレベル、即ち、タッチ電極ＴＰの容量Ｃに印加される電圧は、電源電圧降下回路ＶＤＣが出力する電圧ＶＤＤＲに設定される。従って、カウント数Ｎｃ２（電流Ｉ１の積分値）をカウント時間で除算した値は、タッチ電極ＴＰの容量Ｃ（＝Ｃｓ＋Ｃｆ）の値と対応する。

所定時間に設定されたカウント時間におけるカウント数Ｎｃ２の変化を検出することにより、タッチ電極ＴＰに対する指ＦＮＧのタッチ有無を検出することが可能となる。

図２は、実施の形態１に係る半導体装置１００が備える電流制御発振回路１３の回路図である。

電流制御発振回路１３は、カレントミラー回路１１が出力する電流Ｉ２の値に応答して、周波数が変化するクロックＣＬＫ２を生成する。

ダイオード接続されたｎ型トランジスタＭｎ２０は、電流Ｉ２をドレインから引き込み、ソースから電源電圧ＶＳＳの配線へ流出させる。ｎ型トランジスタＭｎ２０およびｎ型トランジスタＭｎ２１は、ゲートが互いに接続され、カレントミラー回路を形成する。ダイオード接続されたｐ型トランジスタＭｐ２１のソースには電源電圧ＶＤＤが印加され、そのゲートおよびドレインは、ｎ型トランジスタＭｎ２１のドレインと接続される。

インバータ回路１３１は、ｐ型トランジスタＭｐ２２およびＭｐ２３と、ｎ型トランジスタＭｎ２２およびＭｎ２３と、を有する。ｐ型トランジスタＭｐ２２のソースには電源電圧ＶＤＤが印加され、そのドレインは、ｐ型トランジスタＭｐ２３のソースと接続される。ｐ型トランジスタＭｐ２３のドレインは、ｎ型トランジスタＭｎ２３のドレインと接続され、両トランジスタのゲートは、互いに接続される。ｎ型トランジスタＭｎ２２のソースには電源電圧ＶＳＳが印加され、そのドレインは、ｎ型トランジスタＭｎ２３のソースと接続される。

インバータ回路１３１において、ｐ型トランジスタＭｐ２２のゲートは、ｐ型トランジスタＭｐ２１のゲートと接続され、ｎ型トランジスタＭｎ２２のゲートは、ｎ型トランジスタＭｎ２１のゲートと接続される。従って、ｐ型トランジスタＭｐ２１およびＭｐ２２と、ｎ型トランジスタＭｎ２１およびＭｎ２２は、それぞれ、カレントミラー回路を構成する。即ち、インバータ回路１３１は、ｐ型トランジスタＭｐ２３およびｎ型トランジスタＭｎ２３で構成されるインバータ回路に、電流Ｉ２に基づき生成されるバイアス電流が、ｐ型トランジスタＭｐ２２とｎ型トランジスタＭｎ２２を介して供給される構成を有する。インバータ回路１３１の遅延時間は、電流Ｉ２の値により変動する。

電流制御発振回路１３は、このインバータ回路１３１を所定段数（図２では、７段）リング状に接続したリング発振回路を備える。ｐ型トランジスタＭｐ２４およびｎ型トランジスタＭｎ２４で構成されるインバータ回路は、リング発振回路の最終段のインバータ回路１３１の出力を受け、クロックＣＬＫ２を出力する。

電流Ｉ２の値が増加すると、インバータ回路１３１の遅延時間は減少し、クロックＣＬＫ２の周波数ｆｃ２の値は増加する。逆に、電流Ｉ２の値が減少すると、インバータ回路１３１の遅延時間は増加し、周波数ｆｃ２の値は減少する。指ＦＮＧがタッチ電極ＴＰをタッチしている場合（タッチ時）、カレントミラー回路１１が出力する電流Ｉ２の値は増加し、指ＦＮＧがタッチ電極ＴＰから離れている場合（非タッチ時）、電流Ｉ２の値は減少する。この電流Ｉ２の値の変化は、タッチ電極ＴＰの寄生容量Ｃｆの変化に依存する。

カレントミラー回路１１が出力する電流Ｉ２の値の変化は、指ＦＮＧとタッチ電極ＴＰ間の距離に加え、タッチキーやタッチスパネルのシステム内で常時発生する微弱なノイズによっても引き起こされる。タッチキーシステムにおいて発生するノイズは、半導体装置１００に搭載されているタッチセンサ回路の動作に影響を与え、電流制御発振回路１３が生成するクロックＣＬＫ２の周波数ｆｃ２の変動としてあらわれる。しかしながら、電流制御発振回路１３は、設定されたカウント期間において、クロックＣＬＫ２のカウント数Ｎｃ２を計測するため、ノイズに起因するカウント数Ｎｃ２の変動の影響は小さくなる。

図３は、実施の形態１に係る半導体装置１００が備えるスイッチ回路１２の回路図である。

スイッチ回路１２は、上述の通り、ＣＭＯＳインバータ回路と同一の動作を行う。スイッチ回路１２は、一般的なＣＭＯＳインバータ回路で構成され、ｐ型トランジスタＭｐ２１およびｎ型トランジスタＭｎ１２１は、それぞれ、図１におけるスイッチＳＷ１およびスイッチＳＷ２と対応する。ｐ型トランジスタＭｐ１２１のソースおよびドレインは、それぞれ、電圧ＶＤＤＲを供給するノードＮＲおよびノードＮＳと接続される。ｎ型トランジスタＭｎ１２１のドレインおよびソースは、それぞれ、ノードＮＳおよび電源電圧ＶＳＳを供給する配線と接続される。両トランジスタのゲートには、クロックＣＬＫ１が供給され、クロックＣＬＫ１の論理レベルに応答して、スイッチ回路１２は、タッチ電極ＴＰの寄生容量の充放電を行う。

インバータ回路として動作するスイッチ回路１２でタッチ電極ＴＰを駆動することにより、半導体装置１００が備える入出力バッファ回路を、スイッチトキャパシタ回路ＳＣＣのスイッチとして機能させることが可能となる。半導体装置１００をマイクロコンピュータで実現した場合、マイクロコンピュータが備える入出力バッファ回路をスイッチ回路１２に割り当てることで、スイッチトキャパシタ回路用のスイッチを新たに追加することなく、スイッチトキャパシタ回路ＳＣＣが実現される。

図４は、実施の形態１に係る半導体装置１００が備える電流制御発振回路１３の特性図である。

電流制御発振回路１３は、カレントミラー回路１１が出力する電流Ｉ２の値に応答して、周波数ｆｃ２が変化するクロックＣＬＫ２を生成する。電流制御発振回路１３は、上述の通り、所定段数のインバータ回路１３１をリング状に接続したリング発振回路を備える。非タッチ時に対して、タッチ時の電流Ｉ２がΔＩ２増加した場合、周波数ｆｃ２はΔｆｃ２増加する。カウンタ１４は、この周波数ｆｃ２の変化量Δｆｃ２に対応するカウント数Ｎｃ２を計測する。インバータ回路１３１のバイアス電流を適宜調整し、電流Ｉ２の変化量ΔＩ２と周波数ｆｃ２の変化量Δｆｃ２とを比例関係に設定することで、タッチ有無の検出精度が向上する。

実施の形態１に係る半導体装置１００の効果を説明する。
電流制御発振回路１３は、スイッチトキャパシタ回路ＳＣＣに流れる電流Ｉ１に応答してクロックＣＬＫ２の周波数ｆｃ２を変化させ、カウンタ１４は、所定値に設定されたカウント時間におけるクロックＣＬＫ２のカウント数Ｎｃ２を計測する。半導体装置１００にノイズが重畳した時、カウンタ１４は、そのノイズが重畳した時も含め、設定されたカウント時間におけるクロックＣＬＫ２のカウントを継続する。従って、ノイズに起因するカウント数の変動量がカウント時間におけるカウント数Ｎｃ２に与える影響は、タッチ有無の誤判定を与える程ではなく、タッチ有無の判定精度が確保される。

半導体装置１００が備える入出力バッファを、スイッチトキャパシタ回路ＳＣＣに含まれるスイッチ回路１２として動作させることで、新たなスイッチ回路が不要となり、半導体装置１００の小型化が実現される。

＜実施の形態１の変形例１＞
図５は、実施の形態１の変形例１に係る半導体装置１０１のブロック図である。

図５において、図１と同一の符号が付されたものは、同一の構成または機能を有し、それらの重複説明は省略される。図５に示される半導体装置１０１は、図１に示される半導体装置１００において、スイッチトキャパシタ回路ＳＣＣへ電流Ｉ３を供給する定電流回路１５を追加した構成を有する。

電源電圧ＶＤＤが印加される定電流回路１５は、電流Ｉ３をスイッチトキャパシタ回路ＳＣＣへ供給する。スイッチトキャパシタ回路ＳＣＣへ流入する電流Ｉ１のうち、電源電圧降下回路ＶＤＣは、電流Ｉ１と電流Ｉ３との差分電流（Ｉ１−Ｉ３）を出力する。

かかる構成において、電流Ｉ３の値は、タッチ電極ＴＰが非タッチ状態の際に、スイッチトキャパシタ回路ＳＣＣに流れる電流と同じ、または若干少ない電流量に設定される。電流Ｉ３の値をそのように設定することで、電源電圧降下回路ＶＤＣが供給する差分電流（Ｉ１−Ｉ３）を、タッチ電極ＴＰがタッチ状態になることによる電流増加分にほぼ一致させることができ、タッチ時と非タッチ時における電流量の変化を明確化（Ｓ／Ｎ比向上）できる。なお、「若干少ない電流量」の値は、タッチ電極ＴＰが非タッチ状態にある時の電流Ｉ１に生じる電流量の変動等を考慮して、適宜決定される。

また、カレントミラー回路１１のｐ型トランジスタＭｐ１２が出力する電流Ｉ２の値は、ｐ型トランジスタＭｐ１１の電流駆動能力に対するｐ型トランジスタＭｐ１２の電流駆動能力比ｎと差分電流（Ｉ１−Ｉ３）との積算値（ｎ＊（Ｉ１−Ｉ３））となる。半導体装置１０１における電流Ｉ２の値は、図１に示される半導体装置１００における電流Ｉ２の値（電流Ｉ１のｎ倍）から、電流Ｉ３のｎ倍の値だけ減少する。

図６は、実施の形態１の変形例１に係る半導体装置１０１が備える定電流回路１５の作用を説明する図である。

図６において、左の棒グラフは、図１の半導体装置１００における電流Ｉ１の変化の様子を示す。半導体装置１００において、電源電圧降下回路ＶＤＣが出力する電流Ｉ１の値は、非タッチ時に対し、タッチ時は、寄生容量Ｃｆの増加分だけ増加する。図６は、半導体装置１０１（図５）における電流Ｉ３の値として、非タッチ時の電流Ｉ１の値からタッチ時の電流Ｉ１の増加分を引いた値を、上述の「若干少ない電流量」として設定した場合を例示する。

図６において、中央の棒グラフは、半導体装置１０１において、電源電圧降下回路ＶＤＣが出力する電流の変化の様子を示す。定電流回路１５が電流Ｉ３をスイッチトキャパシタ回路ＳＣＣへ供給するため、電源電圧降下回路ＶＤＣは、電流Ｉ１からオフセット電流である電流Ｉ３を引いた電流を出力する。右の棒グラフに示される通り、カレントミラー回路１１は、この電流Ｉ１と電流Ｉ３の差分の電流値に電流駆動能力比ｎを乗じた値を有する電流Ｉ２を、電流制御発振回路１３へ供給する。

右の棒グラフから理解される通り、電流制御発振回路１３へ供給される電流Ｉ２は、非タッチ時の値とタッチ時の増加値とは、ほぼ等しくなる。図１の半導体装置１００における電流Ｉ２の値のタッチ時および非タッチ時の比率は、図６における左の棒グラフに示される電流Ｉ１の値に電流駆動能力比ｎを乗じたものとなる。即ち、電流制御発振回路１３へ供給される電流Ｉ２の値のタッチ時および非タッチ時の内訳は、非タッチ時における電流Ｉ２が支配的となる。

電流Ｉ３をスイッチトキャパシタ回路ＳＣＣへ供給することにより、電流制御発振回路１３へ供給される電流Ｉ２の値におけるタッチ時および非タッチ時の内訳は、ほぼ同等になり、タッチ時および非タッチ時のカウンタ１４のカウント数Ｎｃ２の値も、ほぼ同等になる。

図７は、実施の形態１の変形例に係る半導体装置１０１が備える定電流回路１５の効果を説明する図である。

図７において、横軸はカレントミラー回路１１が出力する電流Ｉ２の値を示し、縦軸は、カウンタ１４が出力するカウント数Ｎｃ２を示す。縦軸および横軸とも、任意スケールである。

スイッチトキャパシタ回路ＳＣＣへの電流Ｉ３の供給が無い場合、電流Ｉ２は、非タッチ時のスイッチトキャパシタ回路ＳＣＣに供給される電流Ｉ１に基づく値が支配的となる。この結果、カウンタ１４でクロックＣＬＫ２のカウント数Ｎｃ２をカウント時間にわたり計測した場合、タッチ時のカウント数Ｎｃ２に占める、指ＦＮＧによるタッチ電極ＴＰのタッチによるカウント数Ｎｃ２の増加値の割合は、僅かな値となる。スイッチトキャパシタ回路ＳＣＣへオフセット電流Ｉ３を供給することで、そのカウント数Ｎｃ２の増加値の割合は、５０パーセント程度まで上昇する。

指ＦＮＧのタッチ電極ＴＰへのタッチ有無を、カウンタ１４のカウント数Ｎｃ２の相違に基づき判断するには、カウント数Ｎｃ２の変化量がノイズ等の影響を受けないある程度の値に設定する必要がある。スイッチトキャパシタ回路ＳＣＣへオフセット電流Ｉ３を供給することにより、上述のカウント比率が向上し、タッチ有無の判定に必要とされるカウント数を得るまでの計測時間が短縮され、タッチキーの応答が高速化される。

＜実施の形態１の変形例２＞
図８は、実施の形態１の変形例２に係る半導体装置１０２のブロック図である。

図８において、図１と同一の符号が付されたものは、同一の構成または機能を有し、それらの重複説明は省略される。

半導体装置１０２は、図１に示される半導体装置１００に、定電流回路１６、電流制御発振回路１３Ｒ、カウンタ１４Ｒ、および差分検出器１７を追加した構成を有する。

電源電圧ＶＤＤが印加される定電流回路１６は、電流Ｉ４を電流制御発振回路１３Ｒへ供給する。電流制御発振回路１３Ｒは、電流Ｉ４の値に応じて、周波数ｆｃ３が変化するクロックＣＬＫ３を生成する。カウンタ１４Ｒは、カウンタ１４と同一の回路構成を有し、カウンタ１４と同一に設定されたカウント時間におけるクロックＣＬＫ３のカウント数Ｎｃ２ｒを出力する。差分検出器１７は、カウント数Ｎｃ２およびカウント数Ｎｃ２ｒの差分を検出し、その結果を差分カウント数ΔＮｃ２として出力する。

電流制御発振回路１３Ｒは、電流制御発振回路１３と同一の回路構成を有するレプリカ回路である。例えば、電流制御発振回路１３Ｒへ供給される電流Ｉ４の値を、タッチ電極ＴＰが非タッチ状態の際に電流制御発振回路１３へ供給される電流Ｉ２の値と同じに設定することで、非タッチ状態におけるカウント数Ｎｃ２およびＮｃ２ｒは互いに等しくなり、タッチ状態におけるカウント数Ｎｃ２およびＮｃ２ｒには差が生じる（Ｎｃ２＞Ｎｃ２ｒ）。当然のこととして、電流Ｉ４の値を、タッチ電極ＴＰがタッチ状態の際に電流制御発振回路１３へ供給される電流Ｉ２の値と同じに設定しても良い。この場合、非タッチ状態におけるカウント数Ｎｃ２およびＮｃ２ｒには、Ｎｃ２＜Ｎｃ２ｒ、なる関係が生じる。

図９は、実施の形態１の変形例２に係る半導体装置１０２が備える電流制御発振回路１３Ｒの作用を説明する図である。

図９（ａ）は、カウンタ１４が出力するカウント数Ｎｃ２が半導体装置１０２の動作条件により変動する様子を示す。横軸は、カレントミラー回路１１が出力する電流Ｉ２の値を示し、縦軸はカウント数Ｎｃ２の値を示す。縦軸および横軸とも、任意スケールである。”ＢＥＳＴ条件”および”ＴＹＰ条件”とは、半導体装置１０２に含まれるトランジスタの動作条件である。”ＢＥＳＴ条件”とは、電源電圧ＶＤＤが規格上限値で、周囲温度が規格下限値である状態を示し、”ＴＹＰ条件”とは、電源電圧ＶＤＤが規格中央値で、周囲温度が室温である状態を示す。

電流Ｉ２の値の増加に対するカウント数Ｎｃ２の増加勾配は、半導体装置１０２の動作条件がＴＹＰ条件からＢＥＳＴ条件に変化するにつれ、急峻になる。これは、電流制御発振回路１３およびカウンタ１４の動作速度が向上するためである。タッチ電極ＴＰの非タッチ時とタッチ時のカウント数Ｎｃ２の変動値は、ＴＹＰ条件およびＢＥＳＴ条件において、それぞれ、差分カウント数ΔＮｃ２＿ｔおよび差分カウント数ΔＮｃ２＿ｂ、となる。

図９（ａ）に示される通り、差分カウント数ΔＮｃ２＿ｂの値は、差分カウント数ΔＮｃ２＿ｔの値より大きくなる。カウンタ１４によるクロックＣＬＫ２の同一カウント時間に対し、カウント数Ｎｃ２の値は変動するため、タッチ状態と非タッチ状態とを判定するカウント数Ｎｃ２の判定値を固定していた場合、半導体装置１０２の動作条件によっては、タッチ電極ＴＰに対するタッチ有無を誤判定する懸念がある。

図９（ｂ）は、電流制御発振回路１３に印加される電流Ｉ２の値と、電流制御発振回路１３Ｒに印加される電流Ｉ４の値との関係を説明する図である。図９（ｂ）に示される通り、電流Ｉ４の値は、非タッチ時の電流Ｉ２に、タッチ時の電流Ｉ２の増加分の半分を加えた値に設定される。

図９（ｃ）は、半導体装置１０２の動作条件をＴＹＰ条件（Ｔｙｐ）とＢＥＳＴ条件（Ｂｅｓｔ）に設定した場合の、カウンタ１４および１４Ｒのカウント数の変動を説明する図である。左側のグラフは、ＴＹＰ条件およびＢＥＳＴ条件における電流制御発振回路１３のカウント数の変動を示し、右側のグラフは、ＴＹＰ条件およびＢＥＳＴ条件における電流制御発振回路１３Ｒのカウント数の変動を示す。

ＴＹＰ条件下において、電流制御発振回路１３が出力するクロックＣＬＫ２のカウント数Ｎｃ２は、非タッチ時およびタッチ時において、それぞれ、カウント数Ｎｃ２＿０およびＮｃ２＿２となる。一方、ＴＹＰ条件下において、電流制御発振回路１３Ｒが出力するクロックＣＬＫ３のカウント数Ｎｃ２ｒは、カウント数Ｎｃ２ｒ＿０となる。電流Ｉ２の値および電流Ｉ４の値は、上述の図９（ｂ）の通り設定されているため、カウント数Ｎｃ２ｒ＿０の値は、カウント数Ｎｃ２＿０とＮｃ２＿２との平均値近傍となる。

ＢＥＳＴ条件において、電流制御発振回路１３が出力するクロックＣＬＫ２のカウント数Ｎｃ２は、非タッチ時およびタッチ時において、それぞれ、カウント数Ｎｃ２＿１およびＮｃ２＿３となる。一方、ＢＥＳＴ条件において、電流制御発振回路１３Ｒが出力するクロックＣＬＫ３のカウント数Ｎｃ２ｒは、カウント数Ｎｃ２ｒ＿１となる。動作条件の変化に伴う電流制御発振回路１３および１３Ｒと、カウンタ１４および１４Ｒの動作速度の変動は、同一であるため、カウント数Ｎｃ２r＿１の値は、カウント数Ｎｃ２＿１およびＮｃ２＿３の平均値近傍となる。

差分検出器１７は、カウント時間におけるカウント数Ｎｃ２およびカウント数Ｎｃ２ｒの差分を検出する。半導体装置１０２は、カウント数Ｎｃ２の値がカウント数Ｎｃ２ｒより大きい場合、指ＦＮＧがタッチ電極ＴＰにタッチしていると判定し、カウント数Ｎｃ２の値がカウント数Ｎｃ２ｒより小さい場合、半導体装置１０２は、指ＦＮＧはタッチ電極ＴＰにタッチしていないと判定する。

実施の形態１の変形例２に係る半導体装置１０２の効果は、以下の通りである。
タッチ電極ＴＰに対する指ＦＮＧのタッチ有無に応答して、電流制御発振回路１３は、クロックＣＬＫ２の周波数ｆｃ２を変化させる。この周波数ｆｃ２は、さらに、半導体装置１０２の動作条件に依存する。この電流制御発振回路１３と同一構成を有する電流制御発振回路１３Ｒが出力するクロックＣＬＫ３の周波数ｆｃ３は、周波数ｆｃ２と同様に、半導体装置１０２の動作条件に依存して変動する。

電流制御発振回路１３Ｒに供給される電流Ｉ４の値を、電流制御発振回路１３に供給される電流Ｉ２がタッチ有無で変化する変動範囲の中間値と設定し、所定時間におけるクロックＣＬＫ２のカウント数Ｎｃ２およびクロックＣＬＫ３のカウント数Ｎｃ２ｒを比較することで、半導体装置１０２の動作条件の変動に起因するタッチ有無の誤判定が解消される。

＜実施の形態２＞
図１０は、実施の形態２に係る半導体装置２００のブロック図である。

図１０において、図１と同一の符号が付されたものは、同一の構成または機能を有し、それらの重複説明は省略される。半導体装置２００において、電流制御発振回路１３Ａは、スイッチトキャパシタ回路ＳＣＣへ電流Ｉ１を出力し、その電流Ｉ１に応答して、クロックＣＬＫ２の周波数ｆｃ２を変化させる。カウンタ１４は、カウント時間におけるクロックＣＬＫ２のカウント数Ｎｃ２を出力する。指ＦＮＧでタッチ電極ＴＰをタッチした場合、スイッチトキャパシタ回路ＳＣＣに流入する電流Ｉ１の値は増加し、カウンタ１４が計測するクロックＣＬＫ２のカウント数Ｎｃ２は増加する。

図１１は、実施の形態２に係る半導体装置２００が備える電流制御発振回路１３Ａの回路図である。

電流制御発振回路１３Ａは、図２に示される電流制御発振回路１３と同様に、複数段のインバータ回路１３１をリング状に接続したリング発振回路を有する。ダイオード接続されたｐ型トランジスタＭｐ３０は、電源電圧ＶＤＤが印加されたソースから、ゲートと接続されたドレインを介して、電流Ｉ１をスイッチ回路１２へ供給する。ｐ型トランジスタＭｐ３１およびｐ型トランジスタＭｐ３０は、ゲートが互いに接続され、カレントミラー回路を形成する。ダイオード接続されたｎ型トランジスタＭｎ３１のソースには電源電圧ＶＳＳが印加され、ｎ型トランジスタＭｎ３１のドレインは、ｐ型トランジスタＭｐ３１のドレインと接続される。

インバータ回路１３１のｐ型トランジスタＭｐ２２は、ｐ型トランジスタＭｐ３１とカレントミラー回路を形成し、ｐ型トランジスタＭｐ２３およびｎ型トランジスタＭｎ２３で構成されるインバータ回路へ、適宜設定されたバイアス電流を供給する。インバータ回路１３１のｎ型トランジスタＭｎ２２は、ｎ型トランジスタＭｎ３１とミラー回路を形成し、ｐ型トランジスタＭｐ２３およびｎ型トランジスタＭｎ２３で構成されるインバータ回路へ、適宜設定されたバイアス電流を供給する。ｐ型トランジスタＭｐ２４およびｎ型トランジスタＭｎ２４で構成されるインバータ回路は、リング発振回路の最終段のインバータ回路１３１の出力を受け、クロックＣＬＫ２を出力する。

実施の形態２に係る半導体装置２００の効果を説明する。
半導体装置２００が備えるスイッチ回路１２には、電流制御発振回路１３Ａが有するｐ型トランジスタＭｐ３０のドレインより、電流Ｉ１が供給される。ダイオード接続されたｐ型トランジスタＭｐ３０のドレイン電圧は、電源電圧ＶＤＤからｐ型トランジスタＭｐ３０の閾値電圧分降下した値にクランプされる。このクランプ電圧は、電流Ｉ１の値により変動する。

電流Ｉ１の変化量は、式１で求められる等価抵抗Ｒで近似されるスイッチトキャパシタ回路ＳＣＣのインピーダンスの変化量に依存する。具体的には、指ＦＮＧがタッチ電極ＴＰにタッチした場合の電流Ｉ１の変化量に相当する。図６に示される通り、非タッチ時の電流Ｉ１の値と比較すると、タッチ時の電流Ｉ１の増加量は、電流Ｉ１を供給するｐ型トランジスタＭｐのドレイン電圧の値を大きく変動させるものではない。従って、電流制御発振回路１３Ａが出力するクロックＣＬＫ２の周波数ｆｃ２は、式２に示される寄生容量Ｃｆの値の増減に基づき、変動することになる。

実施の形態２に係る半導体装置２００によれば、電源電圧降下回路ＶＤＣから定電圧の供給を受けることなく、電流制御発振回路１３Ａでスイッチトキャパシタ回路ＳＣＣを駆動し、タッチ電極ＴＰに対するタッチ有無の検出が可能となる。スイッチトキャパシタ回路ＳＣＣに電流を供給する電源電圧降下回路ＶＤＣを省略することで、半導体装置２００の消費電力およびチップ面積削減の効果がある。

＜実施の形態３＞
図１２は、実施の形態３に係る半導体措置３００のブロック図である。

図１２において、図１と同一の符号が付されたものは、同一の構成または機能を有し、それらの重複説明は省略される。

半導体装置３００は、静電容量方式のうち、相互容量方式のタッチスクリーンに好適なタッチセンサ回路を搭載する。

半導体装置３００に搭載されるタッチセンサ回路は、カレントミラー回路１１、スイッチ回路１２、電流制御発振回路１３、カウンタ１４、容量Ｃ１、出力バッファ１８、位相調整回路１９、端子ＴＲｉ、および端子ＴＸｊを備える。端子ＴＲｉには、受信タッチ電極ＴＰＲが接続され、端子ＴＸｊには、送信タッチ電極ＴＰＸが接続される。受信タッチ電極ＴＰＲおよび送信タッチ電極ＴＰＸは、後述の通り、タッチスクリーンに格子状に形成された電極である。

受信タッチ電極ＴＰＲおよび接地配線間には、寄生容量Ｃｓが形成される。同様に、送信タッチ電極ＴＰＸおよび接地配線間にも、寄生容量Ｃｓが形成される。指ＦＮＧおよび受信タッチ電極ＴＰＲ間と、指および送信タッチ電極ＴＰＸ間には、それぞれ、寄生容量Ｃｆが形成される。寄生容量Ｃｆの一方の電極として作用する指ＦＮＧは、人体を介して、接地電圧に設定される。受信タッチ電極ＴＰＲおよび送信タッチ電極ＴＰＸ間には、寄生容量Ｃｃが形成される。

指ＦＮＧと受信タッチ電極ＴＰＲおよび送信タッチ電極ＴＰＸとの距離が十分離れている場合、寄生容量Ｃｃの値に対し、寄生容量Ｃｆの値は無視し得る値まで減少する。

指ＦＮＧと、受信タッチ電極ＴＰＲおよび送信タッチ電極ＴＰＸと、の距離が小さくなるに従い、寄生容量Ｃｃの値は減少し、寄生容量Ｃｆの値は増加する。これは、指ＦＮＧと受信タッチ電極ＴＰＲおよび送信タッチ電極ＴＰＸ間の距離が減少するに従い、受信タッチ電極ＴＰＲと送信タッチ電極ＴＰＸとの間に発生していた電気力線の本数が減少（寄生容量Ｃｃの値が減少）し、指ＦＮＧと受信タッチ電極ＴＰＲおよび送信タッチ電極ＴＰＸとの間に発生する電気力線の本数が増加（寄生容量Ｃｆの値が増加）するためである。

位相調整回路１９は、スイッチ１９１、バッファ１９２、およびインバータ回路１９３を有する。バッファ１９２およびインバータ回路１９３は、それぞれ、クロックＣＬＫ１と同相および逆相のクロックをスイッチ１９１へ出力する。スイッチ１９１は、選択信号ＳＥＬの論理レベルに応答して、バッファ１９２の出力（クロックＣＬＫ１と同相）またはインバータ回路１９３の出力（クロックＣＬＫ１と逆相）のいずれか一方を出力する。

スイッチ回路１２は、端子ＴＲｉを介して、クロックＣＬＫ１に同期して、電圧ＶＤＤＲおよび電源電圧ＶＳＳを、交互に、受信タッチ電極ＴＰＲへ印加する。スイッチ回路１２は、クロックＣＬＫ１がハイレベルの期間、端子ＴＲｉへロウレベル（電源電圧ＶＳＳ）を印加して、受信タッチ電極ＴＰＲの寄生容量を放電し、クロックＣＬＫ１がロウレベルの期間、端子ＴＲｉへハイレベル（電圧ＶＤＤＲ）を印加して、受信タッチ電極ＴＰＲの寄生容量を充電する。

出力バッファ１８は、ソースに電源電圧ＶＤＤが印加されたｐ型トランジスタＭｐ１８１と、ソースに電源電圧ＶＳＳが印加されたｎ型トランジスタＭｎ１８２で構成されるインバータ回路である。両トランジスタのゲートには、位相調整回路１９の出力が印加され、両トランジスタのドレインは、端子ＴＸｊと接続される。

出力バッファ１８は、端子ＴＸｊを介して、クロックＣＬＫ１に同期して、電源電圧ＶＤＤおよび電源電圧ＶＳＳを、交互に、送信タッチ電極ＴＰＸへ印加する。選択信号ＳＥＬの論理レベルが、ロウレベル（電源電圧ＶＳＳ）に設定されている期間にわたり、出力バッファ１８は、クロックＣＬＫ１がハイレベルの期間、端子ＴＸｊへロウレベル（電源電圧ＶＳＳ）を印加して、送信タッチ電極ＴＰＸの寄生容量を放電し、クロックＣＬＫ１がロウレベルの期間、端子ＴＸｊへハイレベル（電源電圧ＶＤＤ）を印加して、送信タッチ電極ＴＰＸの寄生容量を充電する。選択信号ＳＥＬの論理レベルが、ハイレベル（電源電圧ＶＤＤ）に設定されている場合、クロックＣＬＫ１の論理レベルと、出力バッファ１８が端子ＴＸｊへ出力する電圧レベルと、の関係は、上述の選択信号ＳＥＬの論理レベルがロウレベルに設定されている場合と、逆の関係に設定される。

選択信号ＳＥＬと受信タッチ電極ＴＰＲおよび送信タッチ電極ＴＰＸに印加される電圧レベルとは、以下のようになる。選択信号ＳＥＬが一方の論理レベル（ロウレベル）に設定される期間（同相期間）、受信タッチ電極ＴＰＲおよび送信タッチ電極ＴＰＸに印加される電圧レベルは、クロックＣＬＫ１に同期して、同相に変化する。選択信号ＳＥＬが他方の論理レベル（ハイレベル）に設定される期間（逆相期間）、受信タッチ電極ＴＰＲおよび送信タッチ電極ＴＰＸに印加される電圧レベルは、クロックＣＬＫ１に同期して、逆相に変化する。

図１３は、実施の形態３に係る半導体装置３００を搭載したタッチスクリーンの構成図である。

タッチスクリーンは、半導体装置３００およびタッチパネルＰＮＬを備える。タッチパネルＰＮＬは、一例として、Ｘ電極配線Ｘｉ（ｉ＝１〜４）と接続された菱形または三角形の受信タッチ電極と、Ｙ電極配線Ｙｊ（ｊ＝１〜３）と接続された菱形または三角形の送信タッチ電極と、を備える。Ｘ電極配線ＸｉおよびＹ電極配線Ｙｊは、互いに絶縁される。

半導体装置３００は、複数のスイッチ回路１２および複数の出力バッファ１８を備える。各スイッチ回路１２は、端子ＴＲｉを介して、Ｘ電極配線Ｘｉを順次選択し、選択されたＸ電極配線Ｘｉと接続される受信タッチ電極を充放電する。各出力バッファ１８は、端子ＴＸｊを介して、Ｙ電極配線Ｙｊを順次選択し、選択されたＹ電極配線Ｙｊと接続される送信タッチ電極を充放電する。非選択のＸ電極配線Ｘｉおよび非選択のＹ電極配線Ｙｊは、ロウレベル（電源電圧ＶＳＳ）に設定される。図１３は、Ｘ電極配線Ｘ３およびＹ電極配線Ｙ２が選択されている状態を示す。

選択されたＸ電極配線Ｘ３と接続される受信タッチ電極ＴＰＲは、パッド電極ｐ３およびパッド電極ｐ４が該当する。選択されたＹ電極配線Ｙ３と接続される送信タッチ電極ＴＰＸは、パッド電極ｐ１およびパッド電極ｐ２が該当する。指ＦＮＧと、パッド電極ｐ１〜ｐ４と、の間に形成される寄生容量Ｃｃおよび寄生容量Ｃｆの値の変化に応じ、カレントミラー回路１１が有する電源電圧降下回路ＶＤＣがスイッチ回路１２へ供給する電流Ｉ１の値が変化する（図１２参照）。

図１４は、実施の形態３に係る半導体装置３００が備えるスイッチ回路１２および出力バッファ１８の出力波形図である。

上述の通り、スイッチ回路１２および出力バッファ１８は、それぞれ、選択するＸ電極配線ＸｉおよびＹ電極配線Ｙｊの組み合わせを変更し、タッチパネルＰＮＬ全面にわたり、受信タッチ電極ＴＰＲ（パッド電極ｐ３およびｐ４）および送信タッチ電極ＴＰＸ（パッド電極ｐ１およびｐ２）間における指ＦＮＧの配置有無を検出する。

半導体装置３００は、スイッチ回路１２でＸ電極配線Ｘ１を、出力バッファ１８でＹ電極配線Ｙ１を、それぞれ選択する（Ｘ１／Ｙ１選択期間）。この期間において、他のＸ電極配線ＸｉおよびＹ電極配線Ｙｊは、それぞれ、スイッチ回路１２および出力バッファ１８により、ロウレベル（電源電圧ＶＳＳ）に設定される。

Ｘ１／Ｙ１選択期間において、位相調整回路１９へロウレベルの選択信号ＳＥＬが印加されると、受信タッチ電極ＴＰＲおよび送信タッチ電極ＴＰＸに印加される電圧波形は、クロックＣＬＫ１に同期して、同相に変化する（同相期間）。所定時間（例えば、５００μｓ）に設定された同相期間において、カウンタ１４は、電流制御発振回路１３が出力するクロックＣＬＫ２のカウント数Ｎｃ２を計測する。

同相期間において、スイッチ回路１２が受信タッチ電極ＴＰＲの電圧を、電源電圧ＶＳＳから電圧ＶＤＤＲまで引き上げるタイミングと、出力バッファ１８が送信タッチ電極ＴＰＸの電圧を電源電圧ＶＳＳから電源電圧ＶＤＤまで引き上げるタイミングとは、ほぼ等しい。また、スイッチ回路１２が受信タッチ電極ＴＰＲの電圧を、電圧ＶＤＤＲから電源電圧ＶＳＳまで引き下げるタイミングと、出力バッファ１８が送信タッチ電極ＴＰＸの電圧を、電源電圧ＶＤＤから電源電圧ＶＳＳまで引き下げるタイミングとは、ほぼ等しい。即ち、スイッチ回路１２および出力バッファ１８の各出力波形は、同相となる。

位相調整回路１９へハイレベルの選択信号ＳＥＬが印加されると、受信タッチ電極ＴＰＲおよび送信タッチ電極ＴＰＸに印加される電圧波形は、クロックＣＬＫ１に同期して、逆相に変化する（逆相期間）。カウンタ１４は、５００μｓに設定された逆相期間において、クロックＣＬＫ２のカウント数Ｎｃ２を計測する。

逆相期間において、スイッチ回路１２が受信タッチ電極ＴＰＲの電圧を、電源電圧ＶＳＳから電圧ＶＤＤＲまで引き上げるタイミングと、出力バッファ１８が送信タッチ電極ＴＰＸの電圧を電源電圧ＶＤＤから電源電圧ＶＳＳまで引き下げるタイミングとは、ほぼ等しい。また、スイッチ回路が受信タッチ電極ＴＰＲの電圧を、電圧ＶＤＤＲから電源電圧ＶＳＳまで引き下げるタイミングと、出力バッファ１８が送信タッチ電極ＴＰＸの電圧を、電源電圧ＶＳＳから電源電圧ＶＤＤまで引き上げるタイミングとは、ほぼ等しい。即ち、スイッチ回路１２および出力バッファ１８の各出力波形は、逆相となる。

Ｘ１／Ｙ１選択期間が終了すると、スイッチ回路１２および出力バッファ１８は、選択するＸ電極配線ＸｉおよびＹ電極配線Ｙｊを順次切り替え、各Ｘｉ／Ｙｊ選択期間において、同相期間および逆相期間におけるそれぞれのカウント数Ｎｃ２を比較する。Ｘ４／Ｙ３選択期間におけるカウント数Ｎｃ２の比較が完了すると、再び、Ｘ１／Ｙ１選択期間におけるカウント数Ｎｃ２の計測を開始する。半導体装置３００は、このカウントサイクルを繰り返す。例えば、Ｘ３／Ｙ２選択期間において、同相期間におけるカウント数Ｎｃ２の値と逆相期間におけるカウント数Ｎｃ２との差分値が、他のＸｉ／Ｙｊ選択期間における差分値より小さいことが検出されると、半導体装置３００は、タッチパネルＰＮＬにおけるＸ電極配線Ｘ３とＹ電極配線Ｙ２の交点に、指ＦＮＧがタッチしていると判断する。

図１５は、実施の形態３に係る半導体装置３００が備えるスイッチ回路１２によるタッチ有無の判定方法を説明する図である。

（非タッチ時におけるスイッチ回路１２の供給電荷量）
図１５（ａ）は、受信タッチ電極ＴＰＲと送信タッチ電極ＴＰＸ間に、指ＦＮＧが配置されていない場合（非タッチ時）の寄生容量の分布を示す。指ＦＮＧと、受信タッチ電極ＴＰＲおよび送信タッチ電極ＴＰＸと、の距離が十分離れている（非タッチ時）場合、受信タッチ電極ＴＰＲおよび送信タッチ電極ＴＰＸ間の寄生容量Ｃｃ１の値に対し、指ＦＮＧと両タッチ電極間の寄生容量Ｃｆの値は無視し得る程度まで減少する。従って、受信タッチ電極ＴＰＲおよび送信タッチ電極ＴＰＸと接地電圧が印加される配線等間には、それそれ、寄生容量Ｃｓが形成され、受信タッチ電極ＴＰＲおよび送信タッチ電極ＴＰＸ間には、寄生容量Ｃｃ１が形成される。

非タッチ時において、同相期間および逆相期間に、スイッチ回路１２から供給される電荷量は、各々、以下の式３１および式３２で求められる。

Ｑ（非タッチ時：同相期間）
＝Ｃｓ＊ＶＤＤＲ＋Ｃｃ１＊（ＶＤＤＲ−ＶＤＤ） …… 式３１
Ｑ（非タッチ時：逆相期間）
＝Ｃｓ＊ＶＤＤＲ＋Ｃｃ１＊（ＶＤＤＲ＋ＶＤＤ） …… 式３２
Ｑ（非タッチ時：差分）
＝Ｑ（非タッチ時：逆相期間）−Ｑ（非タッチ時：同相期間）
＝Ｃｃ１＊ＶＤＤ＊２ …… 式３３
ここで、記号”＊”は、乗算記号である。記号ＶＤＤＲ、記号ＶＤＤ、および記号Ｃｃ１は、それぞれ、電圧ＶＤＤＲ、電源電圧ＶＤＤ、および寄生容量Ｃｃ１の値である。

（タッチ時におけるスイッチ回路１２の供給電荷量）
図１５（ｂ）は、受信タッチ電極ＴＰＲと送信タッチ電極ＴＰＸ間に、指ＦＮＧが配置されている場合（タッチ時）の寄生容量の分布を示す。指ＦＮＧが受信タッチ電極ＴＰＲおよび送信タッチ電極ＴＰＸをタッチしている場合、指ＦＮＧと受信タッチ電極ＴＰＲおよび送信タッチ電極ＴＰＸとの間に発生する電気力線の本数が増加するため、寄生容量Ｃｆが発生する。一方、受信タッチ電極ＴＰＲと送信タッチ電極ＴＰＸ間の電気力線の本数は減少するため、受信タッチ電極ＴＰＲと送信タッチ電極ＴＰＸ間の寄生容量Ｃｃ２の値は、非タッチ時における寄生容量Ｃｃ１の値より小さくなる。

Ｃｃ１＞Ｃｃ２ …… 式４
ここで、記号Ｃｃ１およびＣｃ２は、それぞれ、寄生容量Ｃｃ１およびＣｃ２の値である。

タッチ時において、同相期間および逆相期間に、スイッチ回路１２から供給される電荷量は、各々、以下の式５１および式５２で求められる。

Ｑ（タッチ時：同相期間）
＝（Ｃｓ＋Ｃｆ）＊ＶＤＤＲ＋Ｃｃ２＊（ＶＤＤＲ−ＶＤＤ） …… 式５１
Ｑ（タッチ時：逆相期間）
＝（Ｃｓ＋Ｃｆ）＊ＶＤＤＲ＋Ｃｃ２＊（ＶＤＤＲ＋ＶＤＤ） …… 式５２
Ｑ（タッチ時：差分）
＝Ｑ（タッチ時：逆相期間）−Ｑ（タッチ時：同相期間）
＝Ｃｃ２＊ＶＤＤ＊２ …… 式５３
ここで、記号Ｃｃ２は、寄生容量Ｃｃ２の値である。

式３３、式４、および式５３より、同相期間と逆相期間における供給電荷量の差分は、受信タッチ電極ＴＰＲおよび送信タッチ電極ＴＰＸを指ＦＮＧでタッチすることにより、式６に示される値だけ減少する。

ΔＱ＝Ｑ（非タッチ時：差分）−Ｑ（タッチ時：差分）
＝（Ｃｃ１−Ｃｃ２）＊ＶＤＤ＊２ …… 式６
ここで、記号”＊”は、乗算記号である。

この電荷量の減少は、電源電圧降下回路ＶＤＣがスイッチ回路１２へ供給する電流Ｉ１の値を減少させ、カレントミラー回路１１が出力する電流Ｉ２の値の減少、さらには、カウンタ１４が出力するカウント数Ｎｃ２を減少させる。

カウンタ１４は、Ｘｉ／Ｙｊ選択期間に含まれる同相期間および逆相期間において、同一に設定されたカウント時間にわたり、それぞれの期間におけるカウント数Ｎｃ２を計測する。半導体装置３００は、内蔵する演算回路（図示せず）で、逆相期間のカウント数Ｎｃ２に対する同相期間のカウント数Ｎｃ２の差分値を計算する。この差分値が基準カウント数より大きい場合、指ＦＮＧは、Ｘ電極配線ＸｉとＹ電極配線Ｙｊで選択されるタッチパネルＰＮＬの表面領域をタッチされていないと判断され、その差分値が基準カウント数より小さい場合、指ＦＮＧは、選択領域をタッチしていると判断される。

実施の形態３に係る半導体装置３００の効果を説明する。
半導体装置３００が備えるスイッチ回路１２および出力バッファ１８は、それぞれ、タッチパネルＰＮＬのＸ電極配線ＸｉおよびＹ電極配線Ｙｊを、順次選択する。選択されたＸ電極配線Ｘｉと接続される受信タッチ電極ＴＰＲには、電源電圧降下回路ＶＤＣが出力する電圧ＶＤＤＲが、クロックＣＬＫ１に同期して印加される。選択されたＹ電極配線Ｙｊと接続される送信タッチ電極ＴＰＸには、電源電圧ＶＤＤが、クロックＣＬＫ１に同期して印加される。

位相調整回路１９は、スイッチ回路１２の出力信号と出力バッファ１８の出力信号の位相を制御する。両出力信号が同相に設定されると、スイッチ回路１２が受信タッチ電極ＴＰＲへ電圧ＶＤＤＲを印加するタイミングと、出力バッファ１８が送信タッチ電極ＴＰＸへ電源電圧ＶＤＤを印加するタイミングは、ほぼ同時に設定される。両出力信号が逆相に設定されると、受信タッチ電極ＴＰＲへの電圧ＶＤＤＲの印加と、送信タッチ電極ＴＰＸへの電源電圧ＶＤＤの印加は、交互に行われる。

受信タッチ電極ＴＰＲと送信タッチ電極ＴＰＸ間の寄生容量Ｃｃの値は、非タッチ時に対し、タッチ時において減少する。この寄生容量Ｃｃの値の変化を、同相期間および逆相期間におけるスイッチ回路１２の電流Ｉ１の変化として検出し、さらに、電流制御発振回路１３およびカウンタ１４により、カウント期間におけるクロックＣＬＫ２のカウント数Ｎｃ２に変換する。このカウント数Ｎｃ２の変化に基づき、タッチパネルＰＮＬへのタッチ有無、さらには、タッチ時における指ＦＮＧの位置を検出が可能となる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１１ カレントミラー回路、１２ スイッチ回路、１３，１３Ａ，１３Ｒ 電流制御発振回路、１４，１４Ｒ カウンタ、１５，１６ 定電流回路、１７ 差分検出器、１８ 出力バッファ、１９ 位相調整回路、１００，１０１，１０２，２００，３００ 半導体装置、１３１，１９３ インバータ回路、１９１ スイッチ、１９２ バッファ、ＡＭＰ アンプ、Ｃ１ 容量、Ｃｃ，Ｃｃ１，Ｃｃ２，Ｃｓ，Ｃｆ 寄生容量、ＣＬＫ１，ＣＬＫ２，ＣＬＫ３ クロック、ＦＮＧ 指、Ｉ，Ｉ１，Ｉ２，Ｉ３，Ｉ４ 電流、ｎ 電流駆動能力比、Ｎｃ２，Ｎｃ２＿０，Ｎｃ２＿１，Ｎｃ２ｒ，Ｎｃ２ｒ＿０，Ｎｃ２ｒ＿１ カウント数、ＮＲ，ＮＳ ノード、ｐ１〜ｐ４ パッド電極、ＰＮＬ タッチパネル、ＳＣＣ スイッチトキャパシタ回路、ＳＥＬ 選択信号、ＳＷ１，ＳＷ２ スイッチ、Ｔ 端子、ＴＰ，ＴＲｉ，ＴＸｊ タッチ電極、ＴＰＲ 受信タッチ電極、ＴＰＸ 送信タッチ電極、ＶＤＣ 電源電圧降下回路、ＶＤＤ，ＶＳＳ 電源電圧、ＶＤＤＲ 電圧、Ｖｒｅｆ 基準電圧、Ｘ１，Ｘ３，Ｘｉ Ｘ電極配線、Ｙ１〜Ｙ３，Ｙｊ Ｙ電極配線、ΔＮｃ２，ΔＮｃ２＿ｂ，ΔＮｃ２＿ｔ 差分カウント数。

Claims (8)

1. 第１端子と、
   第２端子と、
   カウンタと、
   第１クロックに応答して前記第１端子へ定電圧を周期的に印加するスイッチ回路とを備え、
   前記スイッチ回路に第１電流が供給され、
   前記第１クロックに応答して、前記第２端子へ電源電圧が周期的に印加され、
   前記第１電流の値に応答して第２クロックの周波数が変化し、
   前記第１端子に供給される前記定電圧に対応する電圧波形の第１位相と、前記第２端子に供給される前記定電圧に対応する電圧波形の第２位相は、同相期間および逆相期間のそれぞれにおいて同相および逆相に設定され、
   前記カウンタは、前記同相期間と前記逆相期間のそれぞれにおいて、前記第２クロックの数をカウントする、半導体装置。
2. 前記カウンタは、前記同相期間と前記逆相期間のそれぞれにおいて同一の値に設定されたカウント時間における、前記第２クロックの数をカウントする、請求項１記載の半導体装置。
3. 前記定電圧を生成する電源電圧降下回路と、
   前記第１クロックに応答して前記第２端子に前記電源電圧を周期的に印加する出力バッファと、
   位相調整回路と、
   前記第２クロックを生成する電流制御発振回路とをさらに備え、
   前記電源電圧降下回路は、前記第１電流を前記スイッチ回路に供給し、
   前記出力バッファは、前記第１位相および前記第２位相を、同相期間および逆相期間のそれぞれにおいて同相および逆相に設定する、請求項２記載の半導体装置。
4. 第２トランジスタと、
   カレントミラー回路とをさらに備え、
   前記電源電圧降下回路は、前記第１電流を出力する第１トランジスタを含み、
   前記カレントミラー回路は、前記第１トランジスタと前記第２トランジスタを含み、
   前記第２トランジスタは、第２電流を前記電流制御発振回路に供給し、
   前記第２クロックの周波数は、前記第２電流の値に応じて変化する、請求項３記載の半導体装置。
5. 前記スイッチ回路は、インバータ回路である、請求項３記載の半導体装置。
6. 前記第１端子と接続される第１タッチ電極と、
   前記第２端子と接続される第２タッチ電極とをさらに備え、
   前記第１タッチ電極の寄生容量値の変化および前記第２タッチ電極の寄生容量値の変化に応じて、前記第１電流の値が変化する、請求項５記載の半導体装置。
7. 前記第１タッチ電極および前記第２タッチ電極間の前記寄生容量値の変化に応じて、前記第１電流の値が変化する、請求項６記載の半導体装置。
8. 前記同相期間における前記カウント時間にわたる前記第２クロックのカウント値と、
   前記逆相期間における前記カウント時間にわたる前記第２クロックの前記カウント値と、の差分値に基づき、
   前記第１タッチ電極および前記第２タッチ電極の前記寄生容量値の変化を検出する、請求項７記載の半導体装置。

Images