KR20060057169A

KR20060057169A - 정전용량변화 검출방법 및 검출집적회로

Info

Publication number: KR20060057169A
Application number: KR1020040096241A
Authority: KR
Inventors: 이상철
Original assignee: 에이디반도체(주)
Priority date: 2004-11-23
Filing date: 2004-11-23
Publication date: 2006-05-26
Also published as: KR100653403B1

Abstract

단일 주파수를 사용하여 정전용량의 변화를 감지하고자 한다면 충방전 제어부의 시간지연성분(td)으로 인하여 민감도가 떨어질 수 있다. 본 발명은 이를 해결하기 위한 정전용량변화 검출집적회로에 관한 것으로서, 대상 커패시터의 정전용량의 변화에 대하여 시간분할로 감지 주파수 fa와 상기 fa보다 k배 느린 감지 주파수 fb를 발생하는 듀얼 주파수 발생부; 상기 감지주파수 fa 와 fb의 차이인 차주파수를 연산하는 차주파수 연산부; 상기 차주파수의 변화율을 연산하는 차주파수 변화율 연산부; 소정의 감지레벨을 입력받는 감지레벨 입력단; 상기 감지레벨 입력단으로 입력되는 감지레벨과 상기 차주파수 변화율 연산장치에서 연산된 차주파수 변화율을 비교하는 비교부; 상기 비교부에서의 비교결과가 상기 차주파수 변화율이 상기 감지레벨보다 클 경우 하이신호에서 로우신호로 변환하여 출력하는 출력단; 및 상기 비교부에서의 비교결과 상기 차주파수 변화율이 상기 감지레벨보다 큰 결과가 나오기 시작할 때 또는 작은 결과가 나오기 시작할 때 이를 시점으로 하여 일정시간 동안 상기 듀얼 주파수 발생부에서 발생되는 상기 fa의 발생주기를 높여주는 듀얼 주파수 발생주기 가변부;를 구비하는 것을 특징으로 한다.

시분할, 듀얼 주파수, 차주파수, 정전용량, DFM, 인에이블

Description

정전용량변화 검출방법 및 검출집적회로{IC for detecting variation of capacitance}

도1은 종래의 단일주파수 발생부를 설명하기 위한 회로도;

도2는 본 발명에 따른 정전용량변화 검출집적회로(100)를 설명하기 위한 블록도;

도3 및 도4는 도2의 듀얼주파수 발생부(110)를 설명하기 위한 도면들;

도5는 도2의 충방전 제어부의 시간지연(td) 성분의 영향을 설명하기 위한 그래프;

도6은 기준 주파수(fr)와 감지 주파수(fd)의 관계를 설명하기 위한 그래프;

도7 및 도8은 감지레벨 입력을 설명하기 위한 도면들;

도9는 DFM부(200)의 동작을 설명하기 위한 도면이다.

< 도면의 주요 부분에 대한 참조번호의 설명 >

100: 정전용량변화 검출집적회로 110: 듀얼 주파수 발생부

120: 차주파수 연산부 130: 차주파수 변화율 연산부

140: 비교기 150: 감지레벨 입력부

160: 기준주파수 홀딩부 170: 출력단

200: DFM부 210: 초기 감지신호 발생부

220: 인에이블 신호 입출력부

본 발명은 정전용량변화 검출집적회로에 관한 것으로서, 특히 단일주파수가 아닌 시간분할된 두개의 주파수를 이용하여 정전용량의 변화를 검출함으로써 정전용량변화 검출의 민감도를 향상시킬 수 있는 정전용량변화 검출집적회로에 관한 것이다.

종래의 정전용량변화 검출집적회로는 정전용량변화에 따라 변하는 감지 주파수의 변화를 기준 주파수와 비교하여 일정치 이상 차이가 나면 이를 출력하는 구성을 취한다. 이 때, 감지 주파수를 발생시키는 주파수 발생부의 충방전 제어부의 시간지연성분으로 인하여 실제로는 감지 주파수가 정전용량 변화값에 비례하여 발생되지 않으므로 작은 정전용량의 변화를 감지할 때 많은 오차가 발생한다.

도1은 종래의 단일주파수 발생부를 설명하기 위한 회로도로서, 도1을 참조하면, 정전용량변화 검출집적회로의 입력단에 대상 커패시터를 설치하여 상기 대상 커패시터의 정전용량 변화를 검출할 경우에, 상기 대상 커패시터의 정전용량을 Cs, 상기 대상 커패시터의 충방전을 위한 정전류를 Is, 상기 입력단의 배치 배선에서 발생되는 기생 정전용량을 Cp, SCHMITT_A 스위치 지연과 인버터 INV_1A의 스위치 지연과 PMOS Tr(PM1~ PM3)의 스위치 지연과 NMOS Tr(NM1~NM3)의 스위치 지연성분을 포함하는 충방전 제어부의 시간지연을 td라 할 때, 상기 대상 커패시터가 충전되어 SCHMITT 트리거 A의 입력레벌 Vth(Vth=Vb-Va)에 도달하는데 걸리는 시간(주기) Ta는,

이고, 상기 입력단의 대상 커패시터의 정전용량 Cs가 변하여 Cs+Cx가 될 경우에 있어서 상기 대상 커패시터가 충전되어 Vth에 도달하는데 걸리는 시간(주기) Ta'는,

이다. 따라서, 주기의 변화는,

가 된다. 상기 식에서 알 수 있듯이, 정전용량의 변화량(Cx)에 대한 충방전 제어부의 시간지연(td)을 충분히 작게 하지 않으면 정전용량의 변화량(Cx)에 대한 감지 주파수(fa)의 변화가 작게 되어 감지의 정확도가 떨어진다. 특히 외부의 노이즈를 억제하기 위하여 감지 주파수를 높게할 경우 시간지연(td) 성분의 영향은 더욱 커진다.

상술한 바와 같이 종래의 경우는 충방전 제어부의 시간지연성분으로 인하여 정전용량의 변화에 따른 감지 주파수의 변화가 작게 나타나서 미세한 정전용량의 변화는 감지하기가 어렵다.

따라서, 본 발명이 이루고자 하는 기술적 과제는, 충방전 제어부의 시간지연 성분에 의한 영향을 최소화하여 정전용량변화의 측정도를 향상시킬 수 있는 정전용량변화 검출집적회로를 제공하는 데 있다.

상기 기술적 과제를 달성하기 위한 본 발명에 따른 정전용량변화 검출집적회로는, 대상 커패시터의 정전용량의 변화에 대하여 시간분할로 감지 주파수 fa와 상기 fa보다 k배 느린 감지 주파수 fb를 발생하는 듀얼 주파수 발생부; 상기 감지주파수 fa 와 fb의 차이인 차주파수를 연산하는 차주파수 연산부; 상기 차주파수의 변화율을 연산하는 차주파수 변화율 연산부; 소정의 감지레벨을 입력받는 감지레벨 입력단; 상기 감지레벨 입력단으로 입력되는 감지레벨과 상기 차주파수 변화율 연산장치에서 연산된 차주파수 변화율을 비교하는 비교부; 상기 비교부에서의 비교결과가 상기 차주파수 변화율이 상기 감지레벨보다 클 경우 하이신호에서 로우신호로 변환하여 출력하는 출력단; 및 상기 비교부에서의 비교결과 상기 차주파수 변화율이 상기 감지레벨보다 큰 결과가 나오기 시작할 때 또는 작은 결과가 나오기 시작 할 때 이를 시점으로 하여 일정시간 동안 상기 듀얼 주파수 발생부에서 발생되는 상기 fa의 발생주기를 높여주는 듀얼 주파수 발생주기 가변부;를 구비하는 것을 특징으로 한다.

본 발명에 따른 정전용량변화 검출집적회로는, 인에이블 신호 입출력부를 더 포함할 수 있는데, 상기 인에이블 신호 입출력부는 외부에서 인가되는 전압이 하이이면 인에이블이고 로우이면 대기상태로 인식하도록 구성되며, 상기 듀얼 주파수 발생주기 가변부가 동작 중인 경우에는 외부로부터 로우신호가 입력되지 않도록 자체적으로 로우신호를 발생시켜서 이를 외부로 출력하여 이웃과 통신한다.

상기 차주파수 변화율 연산부는, 현재주기(t)와 이전주기(t-1)을 기준으로 상기 차주파수의 차 fd(t) - fd(t-1)가 fd(t) - fd(t-1) > m 이면 fr(t) = fr(t-1) + m - n 이고, 0 ≤ fd(t) - fd(t-1) ≤ m 이면 fr(t) = fr(t-1) + g 이고, fd(t) - fd(t-1) < 0 이면 fr(t) = fr(t-1) - h 으로 주어지는 기준 주파수 fr(t)을 생성하는 기준 주파수 생성부(여기서, m≥1, 0<n<m, g≥1, h≥1, g>h); 및 (fr(t) - fd(t))/fr(t) 로 주어지는 차주파수 변화율을 연산하는 연산부;를 포함하여 이루어질 수 있다.

상기 출력단은 상기 비교부에서 출력되는 비교결과를 적분하는 적분기를 포함하여 이루어지는 것이 바람직하다.

이하에서, 본 발명의 바람직한 실시예를 첨부한 도면들을 참조하여 상세히 설명한다. 아래의 실시예는 본 발명의 내용을 이해하기 위해 제시된 것일 뿐이며 당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상 내에서 많은 변형이 가능할 것이다. 따라서, 본 발명의 권리범위가 이러한 실시예에 한정되어지는 것으로 해석되어져서는 안된다.

도2는 본 발명에 따른 정전용량변화 검출집적회로(100)를 이용하여 6개의 핀을 갖는 칩을 구성한 블록도이다. 제1핀은 V+ 입력단, 제2핀은 V- 입력단, 제3핀은 출력단, 제4핀은 인에이블 신호 입출력단, 제5핀은 감지레벨 입력단, 제6핀은 정전용량 입력단으로 사용된다.

[듀얼 주파수 발생]

제6핀을 통하여 대상 커패시터의 정전용량 Cs가 입력되면, 듀얼 주파수 발생부(110)에서는 정전용량의 변화에 대하여 시간분할로 감지 주파수 fa, fb를 발생한다. 여기서, fa는 정전용량에 입력되는 전류비(k) 만큼 fb보다 빠르다.

도3은 듀얼주파수 발생부(110)의 개념을 이해하기 위한 간략한 도면이다. 도3을 참조하면, F_CTRL이 Low 전압(GND)일때 PM7과 NM7이 도통되고 상기 PMOS와 NMOS는 각각 전류소스 I3와 I4에 전류를 과도하게 공급하므로 외부 커패시터 Cs를 충전하는 통로 PM4와 방전하는 통로 NM6가 차단된다.

이 상태에서 대상 커패시터 Cs는 단지 PM2을 통하여 충전하고 NM2을 통하여서 방전하므로 각각의 충방전에 인가되는 전류는 Is가 되며, 먼저 PM2를 통하여 Is 정전류를 충전하는 Cs 전압이 SCHMITT_A의 상한전압 Vb에 도달하면 SCHMITT _A의 출력전압은 로우(Low)에서 하이(High)로 반전하게 되고 또한 INV_1A의 출력은 하이 (High)에서 로우(Low)로 반전하므로 NM3는 오프되고 PM3는 온되어 PM2의 전류통로는 차단되고 NM2의 전류통로는 열리고 NM2을 통하여 Is의 전류가 방전되며, Cs의 전압이 Va에 도달되면 SCHMITT_A의 전압은 로우가 되고 PM3는 오프되고 NM3는 온되어 다시 PM2를 통하여 Cs는 충전을 개시하며, 이 과정을 반복하여 출력전압파형(OUT_B)이 생성되며 주파수 fb가 된다. 그리고 F_CTRL이 하이가 되면 PM6와 NM4의 동작이 각각 PM3, NM3와 동일하게 되어 Cs를 충전과 방전하는 전류의 통로는 각각 PM2와 PM4, NM2와 NM6가 되고 충방전 전류는 각각 KIs가 된다. 이 경우의 주파수는 fa이며 fb 보다 K배 빠른 주파수가 된다.

즉,

이다. 여기서, Cs는 대상 커패시터의 정전용량이고, Is는 듀얼 주파수 발생부(110)에서의 충방전 정전류이고, Cp는 듀얼 주파수 발생부(110)의 기생 정전용량이고, td는 충방전 제어부의 시간지연이고, Vth는 Schmitt 트리거_A의 트리거 전압레벨(Vth=Vb-Va)이다.

상기 제6핀에 입력되는 정전용량 Cs가 변하여 Cs+Cx가 될 경우의 감지 주파 수 fa' 및 fb'는,

이다. 따라서, 주기의 변화는,

가 된다. 즉, 종래와 같이 정전용량에 대한 하나의 단일 발진 주파수를 사용할 경우에는 충방전 제어부의 시간지연(td) 성분이 주파수의 변화율에 영향을 미치지만, 두 주파수 성분을 시간분할로 인가하여 이들의 차주파수를 구한 다음에 차주파수의 변화율을 구하면, 정전용량의 변화가 거의 비례적으로 나타나며 기생정전용량(Cp)의 비중을 작게하면 더욱 비례적인 정전용량의 변화를 감지할 수 있다.

[시간지연 td의 영향]

도4는 듀얼주파수 발생부(110)의 상세 도면으로 시간지연(td) 성분에 의한 영향을 살펴보기 위한 것으로서, 도2의 듀얼 주파수 발생부(110)의 회로도이다. PDL이 로우(low) 상태가 되면, 트랜지스터 M17과 M10이 오프가 되어 대상 커패시터(Cs)를 충방전하는 통로가 차단되고 트랜지스터 M15와 M2를 통하여 대상 커패시터(Cs)의 충방전이 이루어지므로 충방전 전류가 감소되어 발진기(OSC)의 발진 주파수 가 느려진다. 반대로, PDL이 하이(high)가 되면, 트랜지스터 M17, M10, M15, M2를 통한 충방전 전류가 합쳐져서 충방전 전류가 증가되므로 발진기(OSC)의 발진 주파수가 증가된다.

발진기(OSC)의 발진주기 T는,

로서, 발진 주파수는 외부에서 연결되는 대상 커패시터 Cs와, 기생정전용량 Cp와, 충방전을 제어하는 제어부의 시간지연 td와, RO에 흐르는 충방전 정전류 Is와, SCHMITT 트리거의 기준전압 Vth에 의해 결정된다.

제어부의 시간지연(td)은 발진기(0SC)의 인버터 루프에서 발생되는 인버터 I0, I1, I5에 의한 스위치 지연성분과 MOS 트랜지스터 M19, M17, M6, M10, M13, M15, M1, M2에 의한 스위치 지연성분을 포함한다.

정전용량 Cs + Cp에 충전된 전압이 SCHMITT 트리거의 기준전압 Vth보다 커질 때 SCHMITT 트리거가 출력을 반전시키면 즉시 충(방)전 전류통로가 차단되고 방(충)전 통로로 전환되어야 하지만, 제어부의 시간지연(td) 성분의 존재로 인해 td만큼 지연되어 충방전 통로가 반전된다. 따라서, 도5에 도시된 바와 같이 발진 주파수가 빨라지면 시간지연(td) 성분으로 인해 정전용량에 대한 주파수의 변화가 비례적인 관계에서 벗어나게 된다.

다시 도2를 참조하면, 충방전을 제어하는 제어부의 시간지연(td)에 의한 상기와 같은 영향을 받지 않도록 본 발명은 시간분할된 듀얼 주파수 fa, fb를 이용하 는데, 듀얼 주파수 발생부(110)에서 발생된 감지 주파수 fa, fb는 주파수 저장부(110a, 110b)에 저장되었다가 차주파수 연산부(120)에 의해 차주파수 fd = fa - fb가 연산되어진다. 차주파수가 얻어지면 차주파수 변화율 연산부(130)에서 차주파수의 변화율(R)을 연산한다.

[기준 주파수의 생성]

차주파수 변화율(R)의 연산과정을 구체적으로 설명하면, 먼저, 기준주파수 생성부(130a)를 통해서 기준 주파수(fr)를 생성한다. 기준 주파수(fr)는 감지 주파수와 비교하여 정전용량의 변화를 기준하는 주파수이므로, 이 기준 주파수(fr)의 적절한 생성이 외부의 노이즈를 구별하여 신호를 출력하는 중요한 요소가 된다.

기준 주파수(fr)는,

fd(t) - fd(t-1) > m 이면 fr(t) = fr(t-1) + m - n,

0 ≤fd(t) - fd(t-1) ≤ m 이면 fr(t) = fr(t-1) + g,

fd(t) - fd(t-1) < 0 이면 fr(t) = fr(t-1) - h,

로 주어지며, 이러한 식에 따르면 기준 주파수(fr)와 감지 주파수(fd)의 관계는 도6과 같이 된다. 여기서, m≥1, 0<n<m, g≥1, h≥1, g>h 이다.

도6에 따르면, 기준 주파수(fr)는 감지 주파수가 급격히 증가하면(m 이상), 이 속도에 근접하는 빠른 속도로 상승된다. 따라서, 감지 주파수의 급격한 변화를 즉각적으로 반영하여 기준 주파수(fr)가 짧은 시간 내에 감지 주파수에 근접한 값이 되므로 빠른 안정상태가 되고, 전원인가 후에도 즉시 정전용량의 변화를 감지할 수 있게 된다.

g>h이므로 정전용량의 증가로 감지 주파수가 감소하더라도 기준 주파수(fr)의 감소는 느리게 되어 정전용량의 미세한 변화도 감지할 수 있게 된다.

정전용량이 증가하였다가 감소하여 평형상태로 갈 때 빠른 환원을 위하여 g값은 다소 크게 설정하는 것이 바람직하다. 이는 대상 커패시터의 정전용량이 순시적으로 증가되어 기준주파수보다 감지주파수가 느려지는 것을 즉각 감지하기 위한 것이다.

[차주파수 변화율]

기준주파수 생성부(130a)를 통해서 기준 주파수(fr)가 생성되었으면, 연산부(130b)를 통해서 (fr - fd)/fr 로 주어지는 차주파수 변화율(R)을 연산한다. 차주파수 변화율(R)은 (fr - fd)/fr에 적절한 가중치를 곱해서 얻을 수도 있다.

[출력]

비교기(140)는 감지레벨 입력단(150)에 입력되는 소정의 감지레벨(DL)과 차주파수 변화율(R)을 비교하여 그 결과를 출력한다. 그러면, 출력단(170)에서는 차주파수 변화율(R)이 감지레벨(DL)보다 클 경우 제3핀을 통하여 하이신호에서 로우신호를 출력한다. 출력단(170)은 노이즈를 방지하기 위하여 비교부(140)의 결과를 어느 정도 적분하여 출력하도록 적분기(170a)를 포함하는 것이 바람직하며, 버퍼(170b)를 포함하는 것도 바람직하다.

[감지레벨 입력]

제5핀에 원하는 감지레벨에 해당하는 미리 약속된 외부 커패시터(Cd)를 연결하여, 상기 외부 커패시터(Cd)에 전류를 공급하여 전하가 충전되도록 한다. 이 때, 전류의 세기를 동일하게 한다면 도8에 도시된 바와 같이 외부 커패시터(Cd)의 정전용량에 따라서 정해진 기준전압 Vth에 도달하는 시간이 다르게 되는데, 이러한 시간을 측정하여 내부에서 정해진 코드에 따라 감지레벨을 선택한다.

도7에서 시스템 클럭(SYSTEM CLOCK) 발생부에서 발생되는 기준 클럭을 이용하여, 상기 시스템 클럭(SYSTEM CLOCK) 발생부에서 사용된 전류소스 I3와 동일한 전류소스 I1을 사용하여 외부 커패시터 Cd를 충전하고 이때 Cd의 충전값이 Schmitt_A의 입력상한치인 Vb에 도달하는 시간을 카운터로 측정한다. 이때 카운터의 ENABLE(RST)입력이 로우(LOW)일때 카운터의 클럭부에 입력되는 시스템 클럭(SYSTEM CLOCK)의 클럭수를 카운터하고 카운팅수를 디지털값으로 출력한다.

카운터의 ENABLE(RST)입력은 스타트(START)와 Vout_Cd의 전압을 OR 하여 발생되고 이 값이 로우(LOW)일 때 카운터는 작동하고 하이(HIGH)일때 리셋된다. 이때 스타트(START) 값이 로우일때 Cd는 충전을 개시하고, 동시에 Vout_Cd는 로우 상태에서 V_Cd가 Vb 에 도달할 때 하이가 되고 카운터는 이 기간동안 카운팅된 갯수를 출력한다. 그리고 스타트(START)가 하이가 되면 외부 커패시터 Cd는 방전을 하고 다음 주기를 기다린다. Vout_Cd의 로우 지속시간은 외부에 연결된 Cd의 값의 크면 길어진다.

도8에서 스타트(START) 클럭이 로우(low)인 동안 감지레벨을 선택하는 시간을 도7의 카운터를 통하여 측정하고, 스타트(START) 클럭이 하이(high)인 동안 리셋(reset) 상태로 다음 로(low) 주기를 기다린다. 이렇게 하면 주기적으로 감지레벨을 선택하는 것이 가능케 되므로, 외부 커패시터(Cd)의 변경으로 특정기간 동안은 감지레벨을 높이고 특정기간은 감지레벨을 낮게 하는 조작이 가능하며, 하나의 단일외부핀을 이용해서 여러개의 감지레벨을 입력할 수 있게 된다. 물론, 외부 커패시터(Cd)의 변경시에 동일한 기준클럭과 전류원을 사용하는 것이 바람직하다. 이때 도7에서 Cd를 충전하는 전류원 I1과 시스템 클럭(SYSTEM CLOCK)부의 전류원 I3와 I2를 동일 전류원으로 구성하여 IC 제조 공정에서 발생되는 전류원의 편차를 최소화 한다.

[기준 주파수 홀딩]

대상 커패시터(Cs)의 정전용량이 증가하면 차주파수(fd)가 감소하게 되고 차주파수 변화율(감소율)이 감지레벨보다 크면 출력부는 로우 전압을 출력한다. 차주파수(fd)가 감소하다 보면 어느 순간에는 차주파수(fd)와 기준주파수(fr)가 비슷해져서 차주파수 변화율(R)이 감지레벨보다 작게되어 정전용량의 변화를 감지할 수 없게 되는 경우가 발생한다.

기준주파수 홀딩부(160)는 기준 주파수 생성부(130)에서 생성되는 기준 주파수 fr(t)의 시간에 따른 변화를 홀딩할 수 있는 기능을 갖는다. 기준주파수 홀딩부(160)는 저항을 설치하고, 이 저항값에 의하여 시스템 클럭발생부의 정전류를 생성 하도록 하며, 도7에서 정전류 I2와 I3가 발생되도록 하여, 그 저항값의 크기를 변화시킴으로서 구현할 수 있다. 저항값이 크면, 내부 클럭 스피드가 떨어지고, 기준 주파수 홀딩 시간이 길어지고, 아주 느린 속도로 정전용량이 변화하는 값도 감지할 수 있다. 그리고 저항값이 작으면, 기준 주파수가 비교적 빠르게 바뀌는 정전용량의 변화를 빠른 속도로 추종하여 노이즈 환경에서 정전용량의 변화가 불규칙적으로 바뀌는 상태를 극복할 수 있다.

[듀얼 주파수 발생주기 가변부(Dual Frequency Modulation, DFM)]

본 발명은 전력소모를 줄이기 위하여 fa의 발생주기를 조절하는 DFM부(200)를 포함한다. 칩 내의 CMOS 회로는 동작주파수의 속도에 비례하여 전력소모가 발생되므로 발진주파수가 빠른 fa의 발생기간을 줄여서 전력소모를 줄일 필요가 있다.

이를 위해, 비교기(140)를 통하여 감지신호가 인지되기 시작하면 fa의 발생빈도를 증가시켜서 적분기(170a)로 이를 적분하여 최종출력을 발생시킨다. 그러나, 가끔 감지신호는 노이즈 성분과 섞이므로 특정기간동안 감지신호가 연속하여 인지되지 않으면 초기에 인지된 감지신호를 노이즈 성분으로 판단하여 fa의 발생빈도를 다시 줄인다. 감지신호가 인지될 때라 함은 비교기(140)에서 차주파수 변화율(R)이 감지레벨(DL)보다 큰 결과가 나오기 시작할 때를 의미하며, 노이즈가 없다면 통상 도9에서 Cs가 증가하는 시점이 된다.

감지신호가 인지되고 fa의 발생빈도가 증가되어 감지신호가 적분되어 감지로 판단되어 최종출력이 발생되면 이 때에는 감지상태로 있으므로 fa의 발생빈도를 줄 여서 전력소모를 줄인다(도9에서 Cs가 증가되어 일정한 값을 유지하는 부분).

즉, 감지된 상태와 감지되지 않은 상태에서는 fa의 발생빈도를 줄여주고 초기 감지신호가 발생될 때(Cs가 증가하는 시점)와 초기 감지해제 신호가 발생될 때(Cs가 감소하는 시점)를 시점으로 일정기간 동안 fa의 발생빈도를 높여주어 전체적으로 회로동작의 지연이 방지되며 전력소모가 줄어들도록 fa의 발생주기를 가변하며 나머지 기간은 상대적으로 주파수가 낮은 fb를 발진시킨다. 더욱 전류의 소모를 줄이기 위해서 fb를 영(zero)의 주파수로 둘 수도 있다. 초기 감지신호의 발생 및 초기 감지해제신호의 발생은 초기 감지신호 발생부(210)에서 감지한다.

DFM부(200)에 의해서, 전류소모가 많은 주파수 fa의 주기를 정전용량이 변화하는 시점에 집중적으로 발생시키고 변화가 없는 기간에는 발생주기를 줄여서 회로동작의 전력 소모를 줄일 수 있게 된다.

[인에블 신호 입출력부]

인에블 신호 입출력부(220)는 회로가 동작할 때와 대기모드로 있을 때를 구분하여 대기모드일 때 동작전류를 줄여주기 위한 것으로서 건전지 등을 사용하는 경우에 전류소모를 고려한 것이다. 즉, 대기모드일 때에는 DFM부(200)의 fa, fb 발생을 홀드하여 전류의 소모를 극소한으로 낮춘다.

인에이블 신호 입출력부(220)는 제4핀을 통하여 외부에서 인가된 전압이 하이(high)이면 인에이블(enable) 상태가 되고 로우(low)이면 대기상태로 인식하도록 구성된다.

DMF부(200)가 작동하여 주파수를 내부의 메모리(110a, 110b)에 저장하는 기간에 외부에서 제4핀을 통하여 로우(low)신호가 들어오면 DMF부(200)의 작동에러가 발생할 수 있으므로 DMF부(200)가 작동하여 주파수를 내부의 메모리(110a, 110b)에 저장하는 기간 동안에는 외부로부터 로우신호가 들어오지 못하도록, 자체적으로 로우신호를 발생시켜 이를 인에이블 신호 입출력단(제4핀)을 통하여 밖으로 보내어 이웃 칩과 통신하도록 한다.

따라서, 여러개의 칩이 동시에 사용될 때에 칩 간에 인에이블 입출력부(220)를 서로 연결하면, 하나의 칩 A가 동작하면서 fa를 발생시켜 이를 메모리에 저장할 때에 칩 A의 인에이블 신호 입출력부(220)는 로우신호를 출력하여 이를 연결된 다른 칩들에 전송하므로 다른 칩들은 동작을 홀딩하고 대기중에 있게 되고, 칩 A의 동작이 끝나면 칩 A의 인에이블 신호 입출력부(220)에서 하이신호를 보내므로 나머지 다른 칩 중에서 fa 발생 시점에 임박한 순서로 순차적으로 DMF부가 동작하게 된다.

따라서, 칩 간에 동시에 fa가 발생되지 않게 되며, 특히 노이즈가 심한 환경에서 상호 칩간의 간섭을 줄일 수 있게 된다. 또한, 외부의 마이컴 등을 통하여 적정한 하이 구간을 인에이블 신호 입출력단(제4핀)으로 인가하면 이 구간에서만 칩이 동작되므로 원하는 기간동안만 칩을 동작시켜 전류의 소모를 최적화 할 수 있게 된다.

상술한 바와 같이 본 발명에 의하면, 단일 주파수가 아닌 시분할된 두개의 주파수를 이용하여 대상 커패시터의 정전용량 변화를 감지하기 때문에, 충방전 제어부의 시간지연성분에 의한 영향을 받지 않으며 이로 인해 정전용량변화의 민감도를 향상시킬 수 있다. 또한, 하나의 단일 외부핀을 통하여 여러개의 감지레벨을 입력할 수 있기 때문에 IC 칩의 크기를 최소화 할 수 있다.

그리고, DFM부(200)에 의해서, 전류소모가 많은 주파수 fa의 주기를 정전용량이 변화하는 시점에 집중적으로 발생시키고 변화가 없는 기간에는 발생주기를 줄여서 회로동작의 전력 소모를 줄일 수 있게 된다. 또한, 인에이블 신호 입출력단을 통하여 복수로 연결된 여러 칩 들의 fa 발생주기가 겹치지 않게 되며, 특히 노이즈가 심한 환경에서 상호 칩간의 간섭을 줄일 수 있게 된다. 또한, 외부의 마이컴 등을 통하여 적정한 하이 구간을 인에이블 신호 입출력단으로 인가하면 이 구간에만 칩이 동작되므로 원하는 기간동안만 칩을 동작시켜 전류의 소모를 최적화 할 수 있게 된다.

Claims

대상 커패시터의 정전용량의 변화에 대하여 시간분할로 감지 주파수 fa와 상기 fa보다 k배 느린 감지 주파수 fb를 발생하는 듀얼 주파수 발생부;

상기 감지주파수 fa 와 fb의 차이인 차주파수를 연산하는 차주파수 연산부;

상기 차주파수의 변화율을 연산하는 차주파수 변화율 연산부;

소정의 감지레벨을 입력받는 감지레벨 입력단;

상기 감지레벨 입력단으로 입력되는 감지레벨과 상기 차주파수 변화율 연산장치에서 연산된 차주파수 변화율을 비교하는 비교부;

상기 비교부에서의 비교결과가 상기 차주파수 변화율이 상기 감지레벨보다 클 경우 하이신호에서 로우신호로 변환하여 출력하는 출력단; 및

상기 비교부에서의 비교결과 상기 차주파수 변화율이 상기 감지레벨보다 큰 결과가 나오기 시작할 때 또는 작은 결과가 나오기 시작할 때 이를 시점으로 하여 일정시간 동안 상기 듀얼 주파수 발생부에서 발생되는 상기 fa의 발생주기를 높여주는 듀얼 주파수 발생주기 가변부;를 구비하는 것을 특징으로 하는 정전용량변화 검출집적회로.
제1항에 있어서, 인에이블 신호 입출력부가 더 포함되는데, 상기 인에이블 신호 입출력부는 외부에서 인가되는 전압이 하이이면 인에이블이고 로우이면 대기상태로 인식하도록 구성되며, 상기 듀얼 주파수 발생주기 가변부가 동작 중인 경우 에는 외부로부터 로우신호가 입력되지 않도록 자체적으로 로우신호를 발생시켜서 이를 외부로 출력하여 이웃과 통신하는 것을 특징으로 하는 정전용량변화 검출집적회로.
제1항에 있어서, 상기 차주파수 변화율 연산부는, 현재주기(t)와 이전주기(t-1)을 기준으로 상기 차주파수의 차 fd(t) - fd(t-1)가 fd(t) - fd(t-1) > m 이면 fr(t) = fr(t-1) + m - n 이고, 0 ≤ fd(t) - fd(t-1) ≤ m 이면 fr(t) = fr(t-1) + g 이고, fd(t) - fd(t-1) < 0 이면 fr(t) = fr(t-1) - h 으로 주어지는 기준 주파수 fr(t)을 생성하는 기준 주파수 생성부(여기서, m≥1, 0<n<m, g≥1, h≥1, g>h); 및

(fr(t) - fd(t))/fr(t) 로 주어지는 차주파수 변화율을 연산하는 연산부;를 구비하는 것을 특징으로 하는 정전용량변화 검출집적회로.
제1항에 있어서, 상기 출력단은 상기 비교부에서 출력되는 비교결과를 적분하는 적분기를 포함하는 것을 특징으로 하는 정전용량변화 검출집적회로.