CN100460880C - 检测电容变化的方法和集成电路 - Google Patents

Abstract

公开了一种检测电容变化的方法和集成电路(IC)。为了解决现有技术中检测电容变化的灵敏度受到充电/放电单元的时间延迟td的影响而降低的问题，本发明采用了两个时分频率。更特别地，所述检测电容变化的方法包括步骤：产生对于电容变化的检测频率fa和滞后于检测频率fa k倍的检测频率fb，其中所述检测频率fa和检测频率fb基于时分格式；计算所述检测频率fa和检测频率fb以产生差分频率fd；计算所述差分频率的变化率；以及将所述差分频率的变化率与预定检测电平相比较，并且如果所述差分频率的变化率高于所述检测电平则输出表明电容变化的信号。因此，本发明可以提高检测电容变化的灵敏度。

Description

检测电容变化的方法和集成电路

技术领域

本发明涉及一种检测电容变化(capacitance variation)的方法和集成电路(IC)，特别是涉及一种能够使用两个时分频率检测电容变化的方法和IC，从而提高检测电容变化的灵敏度。

背景技术

现有技术中检测电容变化的集成电路实施为将根据电容变化而改变的检测频率的改变与参考频率相比较，并且在作为比较结果的差值高于预定值时输出检测频率。由于产生检测频率的频率发生器的充电/放电控制单元的时间延迟部件，不能完全与电容变化成比例地产生检测频率。因此在检测到相对较小的电容变化时会产生大量的误差。

图1是描述现有技术中单频率发生器的电路。参考图1，目标电容安装在用于检测电容变化的集成电路(IC)的输入单元中，从而目标电容的电容变化可以被检测到。在进行检测之前，假定目标电容的电容值表示为Cs，对目标电容进行充电/放电的恒定电流表示为Is，输入单元的布线产生的寄生电容表示为Cp，并且充电/放电控制单元的时间延迟表示为td，其中时间延迟td包括施密特触发器(Schmitt trigger)SCHMITT_A，反相器INV_1A，PMOS晶体管PM1～PM3以及NMOS晶体管NM1～NM3的开关延迟分量。时间(周期)Ta表示当目标电容开始充电直到其正极电平(positive lead level)达到施密特触发器SCHMIT_A的输入电平Vth(Vth＝Vb—Va)所耗费的时间，并且表示为下式：

$1/\mathrm{fa}=\mathrm{Ta}=\mathrm{td}+\frac{2\mathrm{Vth}(\mathrm{Cs}+\mathrm{Cp})}{\mathrm{Is}}--------\left(1\right)$

在安装于输入单元中的目标电容的电容值Cs改变为Cs+Cx的情况下，时间(周期)Ta’表示当目标电容开始充电直到其正极电平达到Vth所耗费的时间，并且表示为下式：

$1/\mathrm{fa}\′=\mathrm{Ta}\′=\mathrm{td}+\frac{2\mathrm{Vth}(\mathrm{Cs}+\mathrm{Cp}+\mathrm{Cx})}{\mathrm{Is}}--------\left(2\right)$

因此，周期的改变表示为下式：

$\frac{\mathrm{Ta}\′-\mathrm{Ta}}{\mathrm{Ta}}=\frac{\mathrm{Cx}}{(\mathrm{Cs}+\mathrm{Cp})+(\mathrm{Is}/2\mathrm{Vth})\·\mathrm{td}}--------\left(3\right)$

通过上述方程，除非对于电容变化Cx的充电/放电控制单元的时间延迟td变得足够小，否则对于电容变化Cx的检测频率fa的变化变得很小从而其灵敏精度降低。特别地，如果检测频率增加以防止外部噪声，现有技术的设备会在很大程度上受到时间延迟td的分量的影响。

因此，由于充电/放电控制单元的时间延迟分量，现有技术的IC的缺点是，随电容值变化的检测频率的变化相对较小，从而不能检测到很小的电容值变化。

发明内容

因此，本发明着眼于上述问题而提出，并且本发明的一个目标是提供一种检测电容变化的方法，能够使充电/放电控制单元的时间延迟部件的影响最小化，并且提高电容变化的测量精度，并且IC也是如此。

根据本发明一个方面，上述和其他目标可以通过提供一种检测电容变化的方法而实现，所述方法包括步骤：产生对于电容变化的检测频率fa和滞后于检测频率fa k倍的检测频率fb，其中所述检测频率fa和检测频率fb基于时分格式；计算所述检测频率fa和检测频率fb以产生差分频率fd；计算所述差分频率的变化率；将所述差分频率的变化率与预定检测电平相比较，并且如果所述差分频率的变化率高于所述检测电平则输出表明电容变化的信号。

优选地，计算所述差分频率的变化率可以包括步骤：产生参考频率fr(t)，表示为下式，

fr(t)＝fr(t-1)+m—n，如果fd(t)—fd(t-1)>m；

fr(t)＝fr(t-1)+g，如果0≤fd(t)—fd(t-1)≤m；以及

fr(t)＝fr(t-1)+h，如果fd(t)—fd(t-1)<0，

其中t和t-1分别表示当前周期和前一个周期，m≥1，0<n<m，g≥1，h≥1，以及g>h；以及

计算所述差分频率的变化率(fr(t)—fd(t))/fr(t)。

根据本发明另一个方面，提供了一种检测电容变化的集成电路(IC)，包括：双频率发生单元，用于产生对于目标电容的电容变化的检测频率fa和滞后于检测频率fa k倍的检测频率fb，其中所述检测频率fa和检测频率fb基于时分格式；差分频率运算单元，用于计算所述检测频率fa和检测频率fb以产生差分频率fd；差分频率变化率计算单元，用于计算所述差分频率的变化率；检测电平输入单元，用于输入预定检测电平；比较器，用于将所述差分频率的变化率与输入到所述检测电平输入单元的检测电平相比较；以及输出单元，用于当所述比较器中的所述差分频率的变化率高于所述检测电平时将其高电平转换为低电平并且输出所述低电平信号。

优选地，所述差分频率变化率计算单元可以包括：参考频率产生单元，用于产生参考频率fr(t)，该参考频率表示为下式，

fr(t)＝fr(t-1)+m—n，如果fd(t)—fd(t-1)>m；

fr(t)＝fr(t-1)+g，如果0≤fd(t)—fd(t-1)≤m；以及

fr(t)＝fr(t-1)+h，如果fd(t)—fd(t-1)<0，

其中t和t-1分别表示当前周期和前一个周期，m≥1，0<n<m，g≥1，h≥1，以及g>h；以及

计算单元，其用于计算所述差分频率的变化率(fr(t)—fd(t))/fr(t)。

优选地，所述集成电路(IC)可以进一步包括：参考频率保持单元，用于保持依赖于时间的参考频率fr(t)，所述参考频率产生于参考频率产生单元。

优选地，所述参考频率保持单元可以包括电阻，从而参考频率fr(t)的保持时间依赖于所述电阻的阻值而确定。

优选地，所述输出单元可以包括积分器，用于对从所述比较器输出的比较结果进行积分。

优选地，所述检测电平输入单元可以包括单个外部引脚，内部参考时钟、电流源和外部电容Cd可以连接到该单个外部引脚，从而外部电容Cd可以由所述电流源充电；

其中所述检测电平输入单元测量所述外部电容Cd的电压达到预定参考电压Vth的时间并且根据基于所测量时间确定的编码而选择检测电平，从而通过单个引脚输入多个检测电平。

优选地，所述集成电路(IC)可以进一步包括：

双频率调制器(DFM)单元，使得当所述差分频率的变化率大于或小于所述检测电平时，所述双频率发生单元在预定时间内增加所述检测频率fa的发生周期(occurrence period)。

优选地，所述集成电路(IC)可以进一步包括：使能信号输入/输出单元，其配置为在从外部输入高电压时处于使能状态并且在输入低电压时处于等待状态，其中所述使能信号输入/输出单元自身产生低电平信号而不从外部输入低电平信号，并且输出所述低电平信号到外部以在DFM工作期间与相邻元件进行通信。

优选地，所述双频率发生单元被大量配置，来生成对多个目标电容的检测频率fa和检测频率fb，并且数量与所述双频率发生单元的数量相同的使能信号输入/输出单元安装在其上。

优选地，所述目标电容串联或并联的连接到灵敏度调节电容，同时连接到所述双频率发生单元。

附图说明

本发明的上述和其他目标、特征以及其他优点可以通过结合下面的附图的详细描述而更清楚地理解，其中：

图1是描述现有技术的单频率发生器的电路；

图2是根据本发明第一实施例描述检测电容变化的IC的示意框图；

图3是图2中IC的双频率发生器110的电路图和描述其操作的波形图；

图4是图2中IC的双频率发生器110的详细电路图和描述其操作的波形图；

图5是显示描述图2中充电/再充电控制单元的时间延迟分量td的影响的图示；

图6是显示参考频率fr和检测频率fd之间关系的图示；

图7是说明检测电平的结构图；

图8是显示检测电平输入的波形的视图；

图9是描述DFM单元200的操作的视图；以及

图10是描述根据本发明第二实施例的检测电容变化的IC的示意框图。

具体实施方式

尽管参考优选实施例显示并描述了本发明，本领域技术人员可以理解，可以作出各种改变和修改而不背离本发明实质。因此，本发明的范围不应被本发明的实施例所限制。

【第一实施例】

图2是描述根据本发明第一实施例的检测电容变化的集成电路(IC)100的示意框图，其中所述IC实施为具有六个引脚的芯片。参考图2，下面详细描述根据本发明的检测电容变化的方法。所述芯片的第一引脚作为输入端用于输入电压V+。第二引脚作为输入端用于输入电压V-。第三引脚作为输出端。第四引脚作为输入/输出端用于输入/输出使能信号。第五引脚作为输入端用于输入检测电平。第六引脚作为输入端，电容值Cs施加于该引脚。

【双频率产生】

当目标电容的电容值Cs通过第6引脚施加到双频率发生器110时，双频率发生器110以时分格式为电容变化产生检测频率fa和fb。在此，fa流入目标电容的电流的电流强度领先fb流入目标电容的电流的电流强度k倍。

图3是图2中IC的双频率发生器110的电路图和描述其操作的波形图。当F_CTRL为低电平信号GND，PMOS晶体管PM7和NMOS晶体管NM7被激励，从而它们过度的提供电流I3和I4到各个电流源。因此，对目标电容充电的PMOS晶体管PM4和对其放电的NMOS晶体管NM6分别关断。

在这种状态下，由于具有电容值Cs的目标电容通过PMOS晶体管PM2充电并且通过NMOS晶体管NM2放电，充电和放电电流Is被施加到该电容。当具有电容值Cs的，经由PMOS晶体管PM2通过输入恒定电流Is充电的电容的电压达到施密特触发器SCHMITT_A的上限电压Vb时，施密特触发器SCHMITT_A将其输出从低变为高，并且反相器INV_1A将其输出从高变为低。因此，NMOS晶体管NM3关断并且PMOS晶体管PM3导通，从而PMOS晶体管PM2关断并且NMOS晶体管NM2导通，从而通过NM2流过恒定电流Is对电容放电。另一方面，如果目标电容的电压达到电压Va，施密特触发器SCHMITT_A的电压为低电平，PMOS晶体管PM3关断并且NMOS晶体管NM3导通，从而目标电容通过PMOS晶体管PM2开始再充电。此处，上述一系列过程反复进行以产生具有频率fb的输出波形OUT_B。

另一方面，当F_CTRL为高电平信号时，PM6和NM4的操作与PM3和NM3的操作相同，从而目标电容通过PM2和PM4充电并且通过NM2和NM6放电。在此，各个充电和放电电流分别为K·Is，具有领先频率fb K倍的频率fa。频率fa和fb表示为下式，

$1/\mathrm{fa}=\mathrm{Ta}=\frac{2\mathrm{Vth}(\mathrm{Cs}+\mathrm{Cp})}{k\&CenterDot;\mathrm{Is}}+\mathrm{td}--------\left(4\right)$

$1/\mathrm{fb}=\mathrm{Tb}=\frac{2\mathrm{Vth}(\mathrm{Cs}+\mathrm{Cp})}{\mathrm{Is}}+\mathrm{td}--------\left(5\right)$

此处，Cs表示目标电容的电容值，Is表示在双频率发生器110中进行充电/放电操作时的恒定电流，Cp表示双频率发生器110的寄生电容，td表示充电/放电控制单元的时间延迟，以及Vth(＝Vb—Va)为施密特触发器SCHMITT_A的触发电平。

在连接到第六引脚的电容Cs改变为电容Cs+Cx时，检测频率fa’和fb’表示为下式，

$1/\mathrm{fa}\&prime;=\mathrm{Ta}\&prime;=\frac{2\mathrm{Vth}(\mathrm{Cs}+\mathrm{Cp}+\mathrm{Cx})}{k\&CenterDot;\mathrm{Is}}+\mathrm{td}--------\left(6\right)$

$1/\mathrm{fb}\&prime;=\mathrm{Tb}\&prime;=\frac{2\mathrm{Vth}(\mathrm{Cs}+\mathrm{Cp}+\mathrm{Cx})}{\mathrm{Is}}+\mathrm{td}--------\left(7\right)$

因此，频率变化表示为下式，

$\frac{\mathrm{dT}\&prime;-\mathrm{dT}}{\mathrm{dT}}=\frac{\mathrm{Cx}}{(\mathrm{Cs}+\mathrm{Cp})}--------\left(8\right)$

也就是说，尽管在对电容采用单振荡频率时充电/放电控制单元的时间延迟td分量影响频率变化率，对其应用时分格式的两个频率分量以获得差分频率。此后，基于所述差分频率，可以获得差分频率的变化率。通过该结果，由于电容变化大致与所述差分频率的变化率成正比，如果寄生电容的比重降低，电容变化更加与其成比例。

【时间延迟td的影响】

图4是图2中IC的双频率发生器110的详细电路图和描述其操作的波形图。参考图4，下面详细描述时间延迟td的影响。

当PDL为低时，晶体管M17和M10关断，并且因此对目标电容进行充电/放电的路径被断开。目标电容通过晶体管M15和M2充电/放电。在此情况下，充电/放电电流减小并且因此振荡频率降低，如图4波形所示。

另一方面，当PDL为高时，充电/放电电流同时通过M17、M10、M15和M2累加到一起，从而总的充电/放电电流增加。因此，振荡器OSC的振荡频率增加。

振荡器OSC的振荡周期T表示为下式，

$T=\frac{2\mathrm{Vth}(\mathrm{Cs}+\mathrm{Cp})}{k\&CenterDot;\mathrm{Is}}+\mathrm{td}--------\left(9\right)$

振荡频率由安装在IC外部的目标电容的电容值Cs、寄生电容Cp、充电/放电控制单元的时间延迟td、流过电阻RO的充电/放电电流Is以及施密特触发器SCHMITT的参考电压Vth所决定。

充电/放电控制单元的时间延迟td包括振荡器OSC的反相器回路中的反相器I0、I1和I5产生的开关延迟分量以及MOS晶体管M19、M17、M6、M10、M13、M1和M2产生的开关延迟分量。

当由电容Cs+Cp充电的电压高于施密特触发器SCHMITT的参考电压Vth时，在施密特触发器SCHMITT反转其输出之后，充电(放电)路径应当立即关断并且切换到放电(充电)路径。但是，由于充电/放电控制单元的时间延迟td的存在，充电/放电路径在施密特触发器SCHMITT反转其输出之后经过延迟时间td才改变。因此，如果振荡频率增加，电容的频率变化由于时间延迟td而偏离比例关系，如图5所示。

参考图2，为了避免上述充电/放电控制单元的时间延迟td的影响，本发明采用了时分格式的双频率fa和fb。所述双频率fa和fb通过双频率发生单元110产生并且存储在频率存储单元110a和110b中，从而它们通过差分频率运算单元120被计算以产生差分频率fd(＝fa—fb)。所述差分频率被用于在差分频率变化率计算单元130中产生差分频率变化率R。

【参考频率发生】

下面详细描述差分频率变化率的计算。首先，通过参考频率发生单元130a产生参考频率fr。由于参考频率fr与检测频率进行比较并且用于电容变化，适当的产生参考频率fr是很重要的，从而可以从其去除外部噪声并且可以从其输出信号。

参考频率fr在给定条件下表示为下式：

fr(t)＝fr(t-1)+m—n，如果fd(t)—fd(t-1)>m；

fr(t)＝fr(t-1)+g，如果0≤fd(t)—fd(t-1)≤m；以及

fr(t)＝fr(t-1)+h，如果fd(t)—fd(t-1)<0。

根据这些公式，参考频率fr和检测频率fd之间的关系显示在图6中。在此，m≥1，0<n<m，g≥1，h≥1，并且g>h。

参考图6，如果检测频率迅速增加(超过m)，那么参考频率fr以与检测频率的增加速度相似的速度增加。因此，由于参考频率fr在短时间内跟随检测频率，会立即反映检测频率的快速变化，可以迅速达到稳态并且在加电之后可以立即检测到电容变化。

尽管在g>h的条件下由于电容增加使得检测频率减小，参考频率fr缓慢减小，从而电容变化可以被检测。

此处，g优选地设置为相对较大的值，从而目标电容的电容值可以在其增加然后减小时迅速恢复以使得电容稳定。这样的设置可以立即检测由于目标电容的电容值瞬时增加而检测频率滞后参考频率的状态。

【差分频率变化率】

当通过参考频率发生单元130a产生参考频率fr时，在计算单元130b中计算差分频率变化率R(＝(fr—fd)/fr)。差分频率变化率R可以通过将(fr—fd)/fr乘以适当权重而计算。

【输出】

比较器140将输入到检测电平输入单元150的检测电平DL与频率变化率R相比较，然后将结果输出到输出单元170。如果差分频率变化率R大于检测电平DL，则输出单元170将其输出信号从高变为低，然后通过第三引脚输出低电平信号。优选地，输出单元170包括用于对比较器140的结果进行积分以防止预定时间内的噪声的积分器170a，和用于存储积分结果的缓存170b。

【检测电平输入】

外部电容Cd连接到第五引脚，从而可以通过在预定电平下从第五引脚提供的电流进行充电。在此，在从第五引脚输出的电流的电流强度为恒定的条件下，如果有多个电容，例如Cd1、Cd2和Cd3，一个接一个的连接，每个外部电容均被充电到预定参考电压Vth，其充电时间根据多个电容的各自电容值而不相同。因此，基于充电时间的测量，可以根据芯片中确定的编码而选择检测电平。

基于系统时钟发生单元中产生的参考时钟，外部电容Cd使用与系统时钟发生单元中采用的另一个电流源的电流I3相等的电流源的电流I1进行充电。同时，计数器测量外部电容Cd的充电值达到施密特触发器SCHIMITT_A的输入限值Vb的时间。此处，当输入到计数器的输入端的ENABLE(RST)输入信号为低时，计数器对输入到计数器时钟端的系统时钟SYSTEMCLOCK的数量进行计数并且通过输出端以数字值输出计数结果。

ENABLE(RST)输入信号是通过对START信号和电压Vout_Cd进行OR运算而产生的。如果逻辑OR运算的结果为低，则计数器被激活。如果结果为高，则计数器无效。另一方面，如果START信号为低，则具有电容值Cd的外部电容开始充电。同时，Vout_Cd在V_CD达到Vb时将其状态从低充电到高。在此期间，计数器输出计数值。另一方面，如果START信号为高，外部电容Cd放电并且等待下一个周期。当连接到外部的外部电容的电容值Cd相对较大时Vout_Cd的低状态持续时间相对增加。

当START时钟如图8所示为低时，通过图7的计数器测量选择检测电平的时间。当START时钟为高时，计数器在复位状态中等待下一个低状态周期。在此情况下，由于检测电平可以周期性选择，可以对特定周期分别增加/减小检测电平。并且，可以使用单个外部引脚输入多个检测电平。当然，当以新的电容替代具有电容值Cd的外部电容时，优选地可以采用相同的参考时钟和电流源。此处，IC制造过程中产生的电流源的变化可以减小，因为图7所示的输出对外部电容Cd充电的电流I1的电流源设置为与输出电流I2和系统时钟单元的I3的电流源相同。

灵敏度可以根据外部电容的电容值Cd而改变，并且也可以通过调节目标电容的电容值Cs而改变。根据本发明的检测IC实施为检测芯片中目标电容的电容值Cs的变化并且在电容值Cs的变化率大于对应于外部电容的电容值Cd的变化率时产生输出。

此处，电容值Cs较大，电容值Cs的变化率ΔCs/Cs较小。因此，尽管外部电容的电容值Cd没有改变，如果在第4和第6引脚之间串联或并联连接调节灵敏度的电容到目标电容，则施加到第6引脚的电容值完全改变并且灵敏度也改变。

【参考频率保持】

当目标电容的电容值Cs增加时，差分频率fd减小。如果差分频率的变化率(减小率)大于检测电平，则输出单元输出低电平信号。随着差分频率fd减小，它变得与参考频率近乎相等，在瞬间内差分频率fd类似于参考频率。在此瞬间，由于差分频率fd的变化率小于检测电平，可以不会检测到电容变化。

参考频率保持单元160具有根据参考频率发生单元130中产生的参考频率fr(t)的时间而保持改变的功能。参考频率保持单元160实施为包括安装在其内的具有预定阻值的电阻，从而在系统时钟发生单元中通过所述电阻产生恒定电流，并且如图7所示产生恒定电流I2和I3。此处，电阻是可变的。当电阻值相对较大时，内部时钟速度较低，并且参考频率保持时间增加。在此情况下，可以检测到缓慢的电容变化。另一方面，当电阻值相对较小时，由于参考频率可以迅速跟随相对较快改变的电容变化，可以在噪声条件下克服不规则改变的电容变化的状态。

【双频率调制(DFM)】

本发明包括双频率调制(DFM)单元200，其用于调节频率fa的发生周期以降低功耗。由于CMOS晶体管消耗与其工作频率成正比的功率，需要降低具有相对较高振荡频率的频率fa的发生周期，由此降低功耗。

对此，比较器140开始识别检测信号，fa的发生频率(occurrencefrequency)增加，从而积分器170a可以对它进行积分。此后基于积分结果产生输出。然而，由于检测信号经常与噪声混合，除非检测信号被连续地识别，否则初始识别的检测信号会被错误地确定为噪声分量。因此，fa的发生频率再次减小。此处，识别检测信号的时间表示比较器140在变化率R大于检测电平时输出结果的开始时间点，并且其还是目标电容的电容值Cs在没有噪声时正常增加的时间点。

在检测信号被识别的情况下，fa的发生频率增加，检测信号被积分，积分信号被确定，并且产生最终输出，由于处于稳态，fa的发生频率减小以降低功耗(部分为电容值Cs增加，然后增加的电容值Cs保持在预定值)。也就是说，fa的发生频率在相对于初始检测信号产生(Cs增加)的时间点和初始检测释放信号产生(Cs减小)的时间点的检测状态和非检测状态中减小，fa的发生频率在预定时间内增加。因此，可以防止整个系统中电路工作的延迟，fa的发生频率被改变以降低功耗，并且具有相对较小频率的fb在剩下的周期内振荡。为了进一步降低功耗，fb的频率可以设置为零。初始检测信号和初始检测释放信号的产生在初始检测信号产生单元210中被检测。

消耗相对较多功率的频率fa的周期在电容变化被改变时集中产生，并且在电容变化没有改变的间隙中减少，由此降低电路工作消耗的功率。

【使能信号输入/输出单元】

使能信号输入/输出单元220可以区别电路操作模式和等待模式，并且在使用电池的情况下考虑到电流消耗而在等待模式中降低工作电流等等。也就是说，在等待模式中，DFM单元200暂停fa和fb的产生，以尽可能限制电流消耗。

使能信号输入/输出单元220在通过第4引脚从外部施加的电压为高时识别为使能状态并且在所述电压为低时识别为等待状态。

当DFM单元200在其内部存储器110a和110b中存储频率的同时从第四引脚输入低电平信号到其中时，其中可能产生操作错误。因此，为了使在DFM单元200在内部存储器110a和110b中存储频率的同时低电平信号不能输入到DFM单元200中，所述DFM单元200自身产生低电平信号并且通过第四引脚将所述低电平信号输出到外部从而可以与其他芯片通信。

因此，当同时使用多个芯片时，如果使能信号输入/输出单元220互相连接，芯片A工作以产生频率fa然后将频率fa存储到存储器中。当在存储器中存储频率fa时，芯片A的使能信号输入/输出单元200输出低电平信号到与其电连接的其他芯片。也就是说，当低电平信号从芯片A发送到其他芯片时，其他芯片保持其操作以等待下一操作。在芯片A的操作终止后，芯片A的使能信号输入/输出单元220输出高电平信号。因此，DFM单元基于序列顺序工作，其中在产生fa的时间点，其他芯片关闭。

因此，fa不能在多个芯片中同时产生。特别的，当恶劣噪声存在时芯片间的干扰可以被降低。当具有预定高间隙的信号由外部微型计算机等通过第四引脚施加到使能信号输入/输出单元时，芯片仅工作于所述高间隙。因此，由于芯片仅在所需周期中工作，电流消耗可以得到优化。

尽管如上所述的本发明的实施例已经描述了芯片中设置了具有双频率发生单元110的单通道IC的情况，但是本发明可以实施为包含在单个芯片中设置具有多个双频率发生单元110的多通道IC的情况。对于多通道IC，可以检测多个目标电容的电容变化，所述多个目标电容的数量与双频率发生单元110的数量相等。当其中安装了多个双频率发生单元110时，用于控制所述多个双频率发生单元110的多个DFM单元200，多个使能信号输入/输出单元220，以及多个初始检测信号产生单元210也安装在其中，这些单元分别对应于多个双频率发生单元110。由于多个使能信号输入/输出单元220互相之间进行通信，单个芯片可以防止同时产生fa。

【本发明第二实施例】

图10是描述根据本发明第二实施例的检测电容变化的IC 100的示意框图，其中所述IC具有六个引脚。除了第4引脚作为输入频率保持输入端之外，本发明第二实施例与本发明第一实施例相同。当然，本发明第二实施例可以实施为进一步安装输入频率保持输入的附加引脚(例如第七引脚)到本发明第一实施例中而不移除第四引脚。这样，当第4引脚用于输入频率保持输入信号时，可以通过该引脚适当地选择参考频率fr跟随差分频率的速度。

从上面的描述显然可见，由于本发明使用两个时分频率而不是单个频率检测目标电容的电容变化，它不会受到充电/放电控制单元的时间延迟的影响，从而提高对电容变化的灵敏度。并且，由于可以通过单个外部引脚输入多个检测电平，本发明的IC芯片可以减小尺寸。

当电容变化在DFM单元200中改变时，消耗相对较多功率的频率fa的发生周期大幅增加，并且在电容近乎改变时减少时间周期，从而减少电路工作的功耗。并且，电连接到多个使能信号输入/输出端的多个芯片的fa的发生周期并不重叠。特别地，当存在严重噪声时，可以减少芯片间的干扰。并且，当具有高间隙的信号通过外部微型计算机等提供到使能信号输入/输出端时，芯片仅工作在高间隙。因此，由于芯片仅在所需周期中工作，电流消耗可以得到优化。

尽管为了示例性目的公开了本发明的优选实施例，但是本领域的技术人员可以理解，可以作出各种修改、添加和替换而不背离所附权利要求书中提出的本发明的范围和实质。

Claims (14)

1.一种检测电容变化的方法，包括步骤：

产生对于电容变化的检测频率fa和滞后于检测频率fa k倍的检测频率fb，其中所述检测频率fa和检测频率fb基于时分格式；

计算所述检测频率fa和检测频率fb以产生差分频率fd；

计算所述差分频率的变化率；以及

将所述差分频率的变化率与预定检测电平相比较，并且如果所述差分频率的变化率高于所述检测电平则输出表明电容变化的信号。

2.根据权利要求1所述的方法，其中所述计算差分频率的变化率的步骤包括：

产生参考频率fr(t)，表示为下列等式，

fr(t)＝fr(t-1)+m—n，如果fd(t)—fd(t-1)>m；

fr(t)＝fr(t-1)+g，如果0≤fd(t)—fd(t-1)≤m；以及

fr(t)＝fr(t-1)+h，如果fd(t)—fd(t-1)<0，

其中t和t-1分别表示当前周期和前一个周期，m≥1，0<n<m，g≥1，h≥1，以及g>h；以及

计算所述差分频率的变化率(fr(t)—fd(t))/fr(t)。

3.一种检测电容变化的集成电路，包括：

双频率发生单元，用于产生对于目标电容的电容变化的检测频率fa和滞后于检测频率fa k倍的检测频率fb，其中所述检测频率fa和检测频率fb基于时分格式；

差分频率运算单元，用于计算所述检测频率fa和检测频率fb以产生差分频率fd；

差分频率变化率计算单元，用于计算所述差分频率的变化率；

检测电平输入单元，用于输入预定检测电平；

比较器，用于将输入到所述检测电平输入单元的预定检测电平与所述差分频率的变化率相比较；以及

输出单元，用于当所述比较器中所述差分频率的变化率大于所述检测电平时将其高电平转换为低电平并且输出所述低电平信号。

4.根据权利要求3所述的集成电路，其中所述差分频率变化率计算单元包括：

参考频率产生单元，用于产生参考频率fr(t)，表示为下式，

fr(t)＝fr(t-1)+m—n，如果fd(t)—fd(t-1)>m；

fr(t)＝fr(t-1)+g，如果0≤fd(t)—fd(t-1)≤m；以及

fr(t)＝fr(t-1)+h，如果fd(t)—fd(t-1)<0，

其中t和t-1分别表示当前周期和前一个周期，m≥1，0<n<m，g≥1，h≥1，以及g>h；以及

计算单元，用于计算所述差分频率的变化率(fr(t)—fd(t))/fr(t)。

5.根据权利要求4所述的集成电路，其进一步包括：

参考频率保持单元，用于保持依赖于时间的参考频率fr(t)，所述参考频率产生于所述参考频率产生单元中。

6.根据权利要求5所述的集成电路，其中所述参考频率保持单元包括电阻，从而参考频率fr(t)的保持时间根据所述电阻的阻值而确定。

7.根据权利要求3所述的集成电路，其中所述输出单元包括积分器，该积分器用于对从所述比较器输出的比较结果进行积分。

8.根据权利要求3所述的集成电路，其中所述检测电平输入单元包括单个外部引脚，内部参考时钟、电流源和外部电容(Cd)连接到该单个外部引脚，从而外部电容(Cd)可以由所述电流源充电；

其中所述检测电平输入单元测量所述外部电容(Cd)的电压达到预定参考电压(Vth)的时间并且根据基于所测量时间确定的编码而选择检测电平，从而通过所述单个外部引脚输入多个检测电平。

9.根据权利要求3所述的集成电路，其进一步包括：

双频率调制器单元，使得当所述差分频率的变化率大于或小于所述检测电平时，所述双频率发生单元在预定时间内增加所述检测频率fa的发生周期。

10.根据权利要求9所述的集成电路，其进一步包括：

使能信号输入/输出单元，配置为在从外部输入高电平时进入使能状态，并且在输入低电平时进入等待状态，其中所述使能信号输入/输出单元在自身中产生低电平信号而不从外部输入低电平信号，并且输出所述低电平信号到外部以在双频率调制器操作期间与相邻元件进行通信。

11.根据权利要求10所述的集成电路，其中所述双频率发生单元被大量配置，来生成对于多个目标电容的检测频率fa和检测频率fb，并且与所述双频率发生单元的数量相同的使能信号输入/输出单元安装在其上。

12.根据权利要求3所述的集成电路，其中所述目标电容串联或并联的连接到灵敏度调节电容，并且连接到所述双频率发生单元。

13.一种包括权利要求5所述集成电路的集成电路芯片，包括：

电压V+输入端；

电压V—输入端；

输出端；

频率保持时间输入端；

检测电平输入端；以及

电容(Cs)输入端。

14.一种包括权利要求10所述集成电路的集成电路芯片，包括：

电压V+输入端；

电压V—输入端；

输出端；

输入/输出使能信号的输入/输出端；

检测电平输入端；以及

电容(Cs)输入端。

Images