JP2585554B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP2585554B2 JP2585554B2 JP61283966A JP28396686A JP2585554B2 JP 2585554 B2 JP2585554 B2 JP 2585554B2 JP 61283966 A JP61283966 A JP 61283966A JP 28396686 A JP28396686 A JP 28396686A JP 2585554 B2 JP2585554 B2 JP 2585554B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse width
- circuit
- pulse
- width control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はスイツチング素子を有する電源回路、特にそ
のパルス幅制御回路に関する。
のパルス幅制御回路に関する。
一般に多くの電源装置は第４図に示すように、入力端
子20、20′と出力端子21、21′間に接続された主回路系
22におけるインバータ回路、或いはチヨツパ回路、又は
スイツチング型整流回路などのスイツチング部22Aを駆
動する駆動回路23、この駆動回路にパルス幅制御信号を
与えるパルス幅制御回路24、及び本発明のように軽負荷
乃至は無負荷に至つた場合にも比較的厳しい出力電圧精
度を要求される電源にあつては死負荷抵抗25を備えてい
る。ここで主回路系22は前記回路の他に必要に応じて入
力フイルタ或いは出力フイルタなどの機能回路を備えて
おり、またスイツチング部22Aは１個以上のスイツチン
グトランジスタ或いはサイリスタのようなスイツチング
素子を備えている。そしてスイツチング部22Aをパルス
幅制御するパルス幅制御回路24はノイズによつても誤動
作し難いという点から積分型のものが一般に用いられ、
これは出力電圧検出信号と基準源24Aの基準値との差に
対応する誤差信号を出力する演算増幅器24B、その誤差
信号によりインピーダンスの変る可変インピーダンス回
路24C、可変インピーダンス回路24Cを流れる電流を積分
する積分用コンデンサ24D、コンデンサ24Dの電荷を周期
的に放電するリセツト用スイツチ24E、及び積分用コン
デンサ24Dの電圧と基準信号源24Fの基準レベルとを比較
するコンパレータ24Gとからなつている。
子20、20′と出力端子21、21′間に接続された主回路系
22におけるインバータ回路、或いはチヨツパ回路、又は
スイツチング型整流回路などのスイツチング部22Aを駆
動する駆動回路23、この駆動回路にパルス幅制御信号を
与えるパルス幅制御回路24、及び本発明のように軽負荷
乃至は無負荷に至つた場合にも比較的厳しい出力電圧精
度を要求される電源にあつては死負荷抵抗25を備えてい
る。ここで主回路系22は前記回路の他に必要に応じて入
力フイルタ或いは出力フイルタなどの機能回路を備えて
おり、またスイツチング部22Aは１個以上のスイツチン
グトランジスタ或いはサイリスタのようなスイツチング
素子を備えている。そしてスイツチング部22Aをパルス
幅制御するパルス幅制御回路24はノイズによつても誤動
作し難いという点から積分型のものが一般に用いられ、
これは出力電圧検出信号と基準源24Aの基準値との差に
対応する誤差信号を出力する演算増幅器24B、その誤差
信号によりインピーダンスの変る可変インピーダンス回
路24C、可変インピーダンス回路24Cを流れる電流を積分
する積分用コンデンサ24D、コンデンサ24Dの電荷を周期
的に放電するリセツト用スイツチ24E、及び積分用コン
デンサ24Dの電圧と基準信号源24Fの基準レベルとを比較
するコンパレータ24Gとからなつている。
このような構成のパルス幅制御回路によれば、出力電
圧検出信号の変動に伴い積分用コンデンサ24Dの充電時
定数が変化するので、積分用コンデンサ24Dの積分電圧
の上昇率、つまり傾斜が変化する。この積分電圧の傾斜
がパルス幅制御信号のパルス幅の変化となつて現れるの
であり、前述したように出力電圧検出信号の変化に関連
して変化する電流を積分しているので、このような積分
型のパルス幅制御回路はノイズによつて誤動作し難いと
いう大きなメリツトがある。
圧検出信号の変動に伴い積分用コンデンサ24Dの充電時
定数が変化するので、積分用コンデンサ24Dの積分電圧
の上昇率、つまり傾斜が変化する。この積分電圧の傾斜
がパルス幅制御信号のパルス幅の変化となつて現れるの
であり、前述したように出力電圧検出信号の変化に関連
して変化する電流を積分しているので、このような積分
型のパルス幅制御回路はノイズによつて誤動作し難いと
いう大きなメリツトがある。
しかし前記の積分型のパルス幅制御回路24においては
積分用コンデンサ24Dの充電時定数を実質的に零にする
ことが出来ないので、この回路によるパルス幅制御信号
は必ず最小パルス幅をもつてしまう。また、積分型のパ
ルス幅制御回路に限らず他の方式でも最小パルス幅をも
つ場合がある。この最小パルス幅が第５図に示すように
軽負荷乃至は無負荷時に出力電圧を上昇させるのであ
る。従つて、出力電圧の精度が比較的厳しい電源装置に
おいては、第４図に示すように出力端子21,21′間に死
負荷抵抗25を必ず接続せねばならず、この死負荷抵抗が
電源装置の効率を低下させる大きな原因となつていた。
積分用コンデンサ24Dの充電時定数を実質的に零にする
ことが出来ないので、この回路によるパルス幅制御信号
は必ず最小パルス幅をもつてしまう。また、積分型のパ
ルス幅制御回路に限らず他の方式でも最小パルス幅をも
つ場合がある。この最小パルス幅が第５図に示すように
軽負荷乃至は無負荷時に出力電圧を上昇させるのであ
る。従つて、出力電圧の精度が比較的厳しい電源装置に
おいては、第４図に示すように出力端子21,21′間に死
負荷抵抗25を必ず接続せねばならず、この死負荷抵抗が
電源装置の効率を低下させる大きな原因となつていた。
積分型のパルス幅制御回路において、スイツチング素
子のスイツチング周波数に同期し且つ出力電圧の大きさ
に応じて低レベル幅の変化するオフ信号を発生するオフ
信号発生回路、及び前記スイツチング素子のスイツチン
グ周波数に同期して一定のオンパルス信号を生ずるオン
パルス信号発生回路を備え、これらオンパルス信号とオ
フパルス信号とによりパルス幅制御信号を形成する。
子のスイツチング周波数に同期し且つ出力電圧の大きさ
に応じて低レベル幅の変化するオフ信号を発生するオフ
信号発生回路、及び前記スイツチング素子のスイツチン
グ周波数に同期して一定のオンパルス信号を生ずるオン
パルス信号発生回路を備え、これらオンパルス信号とオ
フパルス信号とによりパルス幅制御信号を形成する。
軽負荷時乃至は無負荷時などにおいて出力電圧がある
レベル以上に上昇すると、オンパルス信号の発生以前に
オフ信号が有効になるためオンパルス信号がパルス幅制
御回路の出力端子に出現せず、従つてパルス幅制御信号
が欠相となる。つまり本発明によれば積分型のパルス幅
制御回路、或いは他の最小パルス幅をもつ回路の場合で
もパルス幅制御信号のパルス幅を完全に零にできる。
レベル以上に上昇すると、オンパルス信号の発生以前に
オフ信号が有効になるためオンパルス信号がパルス幅制
御回路の出力端子に出現せず、従つてパルス幅制御信号
が欠相となる。つまり本発明によれば積分型のパルス幅
制御回路、或いは他の最小パルス幅をもつ回路の場合で
もパルス幅制御信号のパルス幅を完全に零にできる。
第１図により本発明に係る電源装置のパルス幅制御回
路の一実施例について説明する。
路の一実施例について説明する。
１は第４図に示したパルス幅制御回路24とほぼ同様な
構成のオフ信号発生回路であり、第１の基準源２、この
基準源の基準レベルと出力電圧検出信号との差に比例す
る誤差信号を生じる誤差増幅器３、その誤差信号の大き
さによりインピーダンスの変化する可変インピーダンス
回路４、積分用コンデンサ５、スイツチング素子のスイ
ツチング周波数に同期して開閉する第１のリセツト用ス
イツチ６、第２図の基準源７及びこの基準源の基準レベ
ルと積分用コンデンサ７の積分電圧とを比較するコンパ
レータ８からなる。９は制御用直流電源である。そして
10はスイツチング素子のスイツチング周波数と同期して
オンパルス信号を発生するオンパルス信号発生回路であ
り、抵抗器11、基準源12、積分用コンデンサ13、第１の
リセツト用スイツチ６と同期して開閉する第２のリセツ
ト用スイツチ14及び基準源12の電圧と積分用コンデンサ
13の積分電圧とを比較するコンパレータ15とからなる。
16はパルス幅制御信号が出力される出力端子である。
構成のオフ信号発生回路であり、第１の基準源２、この
基準源の基準レベルと出力電圧検出信号との差に比例す
る誤差信号を生じる誤差増幅器３、その誤差信号の大き
さによりインピーダンスの変化する可変インピーダンス
回路４、積分用コンデンサ５、スイツチング素子のスイ
ツチング周波数に同期して開閉する第１のリセツト用ス
イツチ６、第２図の基準源７及びこの基準源の基準レベ
ルと積分用コンデンサ７の積分電圧とを比較するコンパ
レータ８からなる。９は制御用直流電源である。そして
10はスイツチング素子のスイツチング周波数と同期して
オンパルス信号を発生するオンパルス信号発生回路であ
り、抵抗器11、基準源12、積分用コンデンサ13、第１の
リセツト用スイツチ６と同期して開閉する第２のリセツ
ト用スイツチ14及び基準源12の電圧と積分用コンデンサ
13の積分電圧とを比較するコンパレータ15とからなる。
16はパルス幅制御信号が出力される出力端子である。
この様な構成の回路の動作を第２図及び第３図をも用
いて説明する。
いて説明する。
先ずリセツト用スイツチ６と14は第２図に示すように
クロツク信号Ｃにより開閉し、クロツク信号Ｃのレベル
の高い期間で開き、レベルの低い期間で閉じるものとす
る。オンパルス信号発生回路10において、リセツト用ス
イツチ14が開くと、コンデンサ13は抵抗11などから決定
される一定の充電時定数で充電されるので、その充電電
圧は一定の傾斜で上昇し、コンパレータ15は前記充電々
圧が基準源12の電圧を超える時点でオンパルス信号S1を
出力する。一方オフ信号発生回路１において、リセツト
用スイツチ６が閉じると、コンデンサ５は可変インピー
ダンス回路４を流れる電流により充電される。可変イン
ピーダンス回路４のインピーダンスは出力電圧の変化に
応じて変化するので、当然に出力電圧の変化に応じて可
変インピーダンス回路４を流れる電流も変化し、このこ
とはコンデンサ５の充電々圧の上昇率、つまり傾斜が変
化することを示している。コンパレータ８は積分用コン
デンサ５の充電々圧が基準源７の基準レベル以下の期間
では高レベルの信号を出力し、前記充電々圧が基準源７
の基準レベルを超えるとき低レベル出力となる。この結
果、オフ信号発生回路１は第２図に示すようなオフ信号
S2を発生する。従つて、端子16には同図に示すように、
オンパルス信号S1が立上つてからオフ信号S2に低レベル
に降下するまでの期間に等しいパルス幅をもつパルス幅
制御信号S3が得られる。
クロツク信号Ｃにより開閉し、クロツク信号Ｃのレベル
の高い期間で開き、レベルの低い期間で閉じるものとす
る。オンパルス信号発生回路10において、リセツト用ス
イツチ14が開くと、コンデンサ13は抵抗11などから決定
される一定の充電時定数で充電されるので、その充電電
圧は一定の傾斜で上昇し、コンパレータ15は前記充電々
圧が基準源12の電圧を超える時点でオンパルス信号S1を
出力する。一方オフ信号発生回路１において、リセツト
用スイツチ６が閉じると、コンデンサ５は可変インピー
ダンス回路４を流れる電流により充電される。可変イン
ピーダンス回路４のインピーダンスは出力電圧の変化に
応じて変化するので、当然に出力電圧の変化に応じて可
変インピーダンス回路４を流れる電流も変化し、このこ
とはコンデンサ５の充電々圧の上昇率、つまり傾斜が変
化することを示している。コンパレータ８は積分用コン
デンサ５の充電々圧が基準源７の基準レベル以下の期間
では高レベルの信号を出力し、前記充電々圧が基準源７
の基準レベルを超えるとき低レベル出力となる。この結
果、オフ信号発生回路１は第２図に示すようなオフ信号
S2を発生する。従つて、端子16には同図に示すように、
オンパルス信号S1が立上つてからオフ信号S2に低レベル
に降下するまでの期間に等しいパルス幅をもつパルス幅
制御信号S3が得られる。
このように電源装置の主回路系の出力電圧が設定以下
の場合には、積分用コンデンサ５の充電々圧の傾斜が設
定傾斜以下なのであるパルス幅を有するパルス幅制御信
号S3がクロツク信号Ｃに同期して端子16に得られるが、
前記出力電圧が設定値を超えるのに伴い第３図に示すよ
うに積分用コンデンサ５の充電々圧の傾斜が実線R1から
点線R2に変ると、点線R1で示すコンデンサ５の充電々圧
が基準源７の基準レベルＡを超える時点t0はオンパルス
信号S1の立上り時点t1より早まる。従つて、電源装置の
主回路系の出力電圧が設定以下になると、オンパルス信
号発生回路10からオンパルス信号S1が発生される前にオ
フ信号発生回路１のオフ信号が有効な状態、つまりオフ
信号発生回路１の出力は低レベルになつており、端子16
にはパルス幅制御信号が出現しない。つまりパルス幅制
御信号が欠相となる。
の場合には、積分用コンデンサ５の充電々圧の傾斜が設
定傾斜以下なのであるパルス幅を有するパルス幅制御信
号S3がクロツク信号Ｃに同期して端子16に得られるが、
前記出力電圧が設定値を超えるのに伴い第３図に示すよ
うに積分用コンデンサ５の充電々圧の傾斜が実線R1から
点線R2に変ると、点線R1で示すコンデンサ５の充電々圧
が基準源７の基準レベルＡを超える時点t0はオンパルス
信号S1の立上り時点t1より早まる。従つて、電源装置の
主回路系の出力電圧が設定以下になると、オンパルス信
号発生回路10からオンパルス信号S1が発生される前にオ
フ信号発生回路１のオフ信号が有効な状態、つまりオフ
信号発生回路１の出力は低レベルになつており、端子16
にはパルス幅制御信号が出現しない。つまりパルス幅制
御信号が欠相となる。
そして次にクロツク信号Ｃが低レベル期間になると、
リセツト用スイツチ６と14が閉じ、コンデンサ5,13の電
荷が放電される。以上のような動作はクロツク信号Ｃの
各サイクルにおいて行われ、軽負荷乃至は無負荷状態に
なるのに伴い電源装置の主回路系の出力電圧が設定レベ
ルを超えると、パルス幅制御信号が欠相となり、そのク
ロツクサイクルではスイツチング素子がオンしないの
で、前記出力電圧は減少する。
リセツト用スイツチ６と14が閉じ、コンデンサ5,13の電
荷が放電される。以上のような動作はクロツク信号Ｃの
各サイクルにおいて行われ、軽負荷乃至は無負荷状態に
なるのに伴い電源装置の主回路系の出力電圧が設定レベ
ルを超えると、パルス幅制御信号が欠相となり、そのク
ロツクサイクルではスイツチング素子がオンしないの
で、前記出力電圧は減少する。
尚、前記実施例ではコンデンサ5,13の充電波形を利用
したが、それぞれの放電波形を利用してもよい。この場
合、可変インピーダンス回路４はコンデンサ５の放電回
路に挿入され、コンデンサ13の放電回路は所定の放電時
定数をもつよう設計される。
したが、それぞれの放電波形を利用してもよい。この場
合、可変インピーダンス回路４はコンデンサ５の放電回
路に挿入され、コンデンサ13の放電回路は所定の放電時
定数をもつよう設計される。
以上述べた実施例では演算増幅器３の出力である誤差
信号によりコンデンサ５の積分量の変る積分型のパルス
幅制御回路の場合について述べたが、演算増幅器３の誤
差信号により基準源７の基準信号のレベルが変化するよ
うにしてもよく、積分型の構成でない回路でも勿論よ
い。
信号によりコンデンサ５の積分量の変る積分型のパルス
幅制御回路の場合について述べたが、演算増幅器３の誤
差信号により基準源７の基準信号のレベルが変化するよ
うにしてもよく、積分型の構成でない回路でも勿論よ
い。
以上述べたように、本発明では電源装置の主回路系の
出力電圧がある値以上に上昇した場合にはパルス幅制御
信号を欠相、つまりそのパルス幅を零とすることが出来
るので、ダミー抵抗を備えることなく、軽負荷乃至無負
荷状態においても出力電圧を非常に精度の高い範囲内に
おさめることが可能である。従つて、この発明に係る電
源装置によればダミー抵抗が不要なので効率を向上で
き、ダミー抵抗による発熱の問題が解決されるので小型
化できるなど多大の効果を奏する。
出力電圧がある値以上に上昇した場合にはパルス幅制御
信号を欠相、つまりそのパルス幅を零とすることが出来
るので、ダミー抵抗を備えることなく、軽負荷乃至無負
荷状態においても出力電圧を非常に精度の高い範囲内に
おさめることが可能である。従つて、この発明に係る電
源装置によればダミー抵抗が不要なので効率を向上で
き、ダミー抵抗による発熱の問題が解決されるので小型
化できるなど多大の効果を奏する。
第１図は本発明にかかる電源装置のパルス幅制御回路の
一実施例を示す図、第２図、第３図は第１図に図示した
回路を説明するための各部の波形図、第４図は従来例を
説明するための図、第５図は従来の負荷特性を示す図で
ある。 １……オフ信号発生回路、2,7……基準源 ３……演算増幅器、４……可変インピーダンス回路 5,13……積分用コンデンサ 6,14……リセツト用スイツチ 8,15……コンパレータ、９……制御用直流電源 10……オンパルス信号発生回路
一実施例を示す図、第２図、第３図は第１図に図示した
回路を説明するための各部の波形図、第４図は従来例を
説明するための図、第５図は従来の負荷特性を示す図で
ある。 １……オフ信号発生回路、2,7……基準源 ３……演算増幅器、４……可変インピーダンス回路 5,13……積分用コンデンサ 6,14……リセツト用スイツチ 8,15……コンパレータ、９……制御用直流電源 10……オンパルス信号発生回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−76171（ＪＰ，Ａ) 実開 昭62−119025（ＪＰ，Ｕ) 実開 昭62−117837（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】スイッチング素子を備える電源主回路系の
出力電圧検出信号と一定基準信号との誤差の大きさに比
例する誤差信号の大きさに応じてパルス幅の変わるパル
ス幅制御信号を発生するパルス幅制御回路を備えた電源
において，前記スイッチング素子のスイッチング周波数
に等しく、かつ前記誤差信号の大きさに応じて低レベル
幅の変化するオフ信号を発生するオフ信号発生回路、及
び前記スイッチング素子のスイッチング周波数に等しい
オンパルス信号を生じるオンパルス発生回路を備え、前
記パルス幅制御信号は前記オンパルス信号と前記オフ信
号の双方が高レベルのとき発生され、前記出力電圧検出
信号がある設定レベルを超えるとき前記オンパルス信号
が高レベルになる前に前記オフ信号が低レベルになるこ
とにより、前記パルス幅制御信号を欠相させることを特
徴とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61283966A JP2585554B2 (ja) | 1986-11-28 | 1986-11-28 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61283966A JP2585554B2 (ja) | 1986-11-28 | 1986-11-28 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63136970A JPS63136970A (ja) | 1988-06-09 |
| JP2585554B2 true JP2585554B2 (ja) | 1997-02-26 |
Family
ID=17672533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61283966A Expired - Lifetime JP2585554B2 (ja) | 1986-11-28 | 1986-11-28 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2585554B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6307356B1 (en) * | 1998-06-18 | 2001-10-23 | Linear Technology Corporation | Voltage mode feedback burst mode circuit |
| JP2008312335A (ja) * | 2007-06-14 | 2008-12-25 | Mitsumi Electric Co Ltd | スイッチング電源装置および一次側制御回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5976171A (ja) * | 1982-10-21 | 1984-05-01 | Nec Corp | スイツチング電源 |
| JPH054346Y2 (ja) * | 1986-01-20 | 1993-02-03 |
-
1986
- 1986-11-28 JP JP61283966A patent/JP2585554B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63136970A (ja) | 1988-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4429236A (en) | Apparatus for generating pulses upon decreases in supply voltage | |
| EP0540052B1 (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| US6061258A (en) | Monitoring of current in an inductive load, PWM driven through a bridge stage | |
| US4024414A (en) | Electrical circuit means for detecting the frequency of input signals | |
| US7049800B2 (en) | Switching mode voltage regulator and method thereof | |
| JP4147965B2 (ja) | Ｍｏｓトランジスタによりｐｗｍ電圧制御する単相負荷の過電流検出回路 | |
| JP2585554B2 (ja) | 電源装置 | |
| US4446439A (en) | Frequency/voltage conversion circuit | |
| JPH04227315A (ja) | 非同期遅延回路および入力信号遅延方法 | |
| JPS58111417A (ja) | 振幅制御装置 | |
| JP2808743B2 (ja) | 同期型スイッチング電源 | |
| JPH02119314A (ja) | ゼロクロス電圧検出装置 | |
| KR100446276B1 (ko) | 펄스 신호 발생기 | |
| JPS61277320A (ja) | ラツシユカレント防止回路 | |
| JP2838455B2 (ja) | 無停電電源装置 | |
| SU832601A1 (ru) | Аналоговое запоминающее устройство | |
| JPH0652870B2 (ja) | Ａ／ｄコンバ−タ | |
| JPH06209567A (ja) | Ｄｃ／ｄｃコンバータの突入電流防止回路 | |
| SU1173336A1 (ru) | Преобразователь частоты в напр жение | |
| US4032798A (en) | Low cutoff digital pulse filter especially useful in electronic energy consumption meters | |
| JPH04289799A (ja) | ステップモータの定電流駆動回路 | |
| JP2712522B2 (ja) | 誘導加熱調理器 | |
| JPH0616329B2 (ja) | Ｖｔｒのｐｗｍ方式モ−タドライブ回路 | |
| JPH03117912A (ja) | パルス発生回路 | |
| JPH0750855B2 (ja) | 所定幅のパルスの生成用回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |