JPH054346Y2 - - Google Patents
Info
- Publication number
- JPH054346Y2 JPH054346Y2 JP503086U JP503086U JPH054346Y2 JP H054346 Y2 JPH054346 Y2 JP H054346Y2 JP 503086 U JP503086 U JP 503086U JP 503086 U JP503086 U JP 503086U JP H054346 Y2 JPH054346 Y2 JP H054346Y2
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- circuit
- inverter gate
- gate element
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 22
- 230000010355 oscillation Effects 0.000 claims description 18
- 238000007599 discharging Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000004044 response Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
- Electronic Switches (AREA)
Description
【考案の詳細な説明】
〔考案の目的〕
（考案の利用分野）
本考案はCMOSロツジクICインバータゲート
素子を用いた半導体スイツチング素子の駆動回
路、特に最小パルス幅の一層の狭小化に関するも
のである。
素子を用いた半導体スイツチング素子の駆動回
路、特に最小パルス幅の一層の狭小化に関するも
のである。
（本考案の対象とする技術およびその問題点）
本考案者は第１図に示すようにCMOSロツジ
クICインバータゲート素子IC1，IC2による発振回
路Ａとパルス幅設定回路Ｂとからなるスイツチン
グ素子のパルス幅制御駆動回路を提案した。この
回路の特徴はCMOSロツジクICによるインバー
タゲート素子の応答遅れ時間が従来回路に用いら
れている比較器に比べて無視できる程度に小さ
く、雑音に対する余裕度も大であることから、
比較器を用いた従来回路より高い周波数領域まで
安定に動作する駆動回路が得られ、例えばコンバ
ータを小型化できること、パルス幅設定回路Ｂ
の最小パルス幅を比較器を用いた従来回路のそれ
より更に狭くでき、発振回路Ａとパルス幅設定回
路Ｂの出力信号とからダイオードD2，D3からな
る出力回路Ｃにより取出される駆動信号の最小パ
ルス幅を従来回路のそれより狭くできる。従つて
この駆動信号によりスイツチング素子をオンオフ
制御される例えば定電圧コンバータの定電圧制御
範囲を広くでき、無負荷時における出力電圧の上
昇を少なくできる。また同様のメカニズムにより
定電流コンバータの定電流制御範囲を広くでき、
負荷短絡時における出力電流の増加を少なくでき
るすぐれた利点をもつ駆動回路を提供できる。
クICインバータゲート素子IC1，IC2による発振回
路Ａとパルス幅設定回路Ｂとからなるスイツチン
グ素子のパルス幅制御駆動回路を提案した。この
回路の特徴はCMOSロツジクICによるインバー
タゲート素子の応答遅れ時間が従来回路に用いら
れている比較器に比べて無視できる程度に小さ
く、雑音に対する余裕度も大であることから、
比較器を用いた従来回路より高い周波数領域まで
安定に動作する駆動回路が得られ、例えばコンバ
ータを小型化できること、パルス幅設定回路Ｂ
の最小パルス幅を比較器を用いた従来回路のそれ
より更に狭くでき、発振回路Ａとパルス幅設定回
路Ｂの出力信号とからダイオードD2，D3からな
る出力回路Ｃにより取出される駆動信号の最小パ
ルス幅を従来回路のそれより狭くできる。従つて
この駆動信号によりスイツチング素子をオンオフ
制御される例えば定電圧コンバータの定電圧制御
範囲を広くでき、無負荷時における出力電圧の上
昇を少なくできる。また同様のメカニズムにより
定電流コンバータの定電流制御範囲を広くでき、
負荷短絡時における出力電流の増加を少なくでき
るすぐれた利点をもつ駆動回路を提供できる。
しかしCMOSロジツクICによるインバータゲ
ート素子を用いた駆動回路においても、駆動信号
の最小パルス幅を零にすることはできない。この
ため例えばコンバータにおける無負荷時の出力電
圧の上昇を小さくできてもなくすことはできな
い。即ち第１図の発振回路においては発振回路用
インバータゲート素子IC2の出力信号が第２図ｂ
のＨレベルの期間充放電用抵抗R2を通して発振
周波数設定用コンデンサC2を充電しておき、出
力信号がＬレベルの期間中に抵抗R2を通して放
電するようにして、第２図ａに示すようにインバ
ータゲート素子IC2の入力信号を変化させる。そ
してこの入力信号のレベルがIC2の入力スレツシ
ユホールド電圧Ｖ（Ｈ）に達したとき第２図ｂの
時刻（ta）におけるようにＨレベルからＬレベル
に反転し、Ｖ（Ｈ）以下のＶ（Ｌ）になつときＬレ
ベルからＨレベルに反転する発振出力を作る。
ート素子を用いた駆動回路においても、駆動信号
の最小パルス幅を零にすることはできない。この
ため例えばコンバータにおける無負荷時の出力電
圧の上昇を小さくできてもなくすことはできな
い。即ち第１図の発振回路においては発振回路用
インバータゲート素子IC2の出力信号が第２図ｂ
のＨレベルの期間充放電用抵抗R2を通して発振
周波数設定用コンデンサC2を充電しておき、出
力信号がＬレベルの期間中に抵抗R2を通して放
電するようにして、第２図ａに示すようにインバ
ータゲート素子IC2の入力信号を変化させる。そ
してこの入力信号のレベルがIC2の入力スレツシ
ユホールド電圧Ｖ（Ｈ）に達したとき第２図ｂの
時刻（ta）におけるようにＨレベルからＬレベル
に反転し、Ｖ（Ｈ）以下のＶ（Ｌ）になつときＬレ
ベルからＨレベルに反転する発振出力を作る。
一方パルス幅設定回路Ｂにおいては、そのホト
カツプラPC（図ではホトトランジスタ）により電
流制限用抵抗R1を通して、設定パルス幅に相当
する電流を直流電源Eaからパルス幅設定用コン
デンサC1に流してこれを充電しておく。そして
その電荷を第２図ｂに示す発振回路の出力信号即
ちIC2の出力信号がＬレベル（時刻（ta））の時同
期用ダイオードD1を通して第２図ｃに示すよう
に放電させる。また時刻（tb）においてIC2の出
力信号がＨレベルになつたとき再びホトカツプラ
PCによりコンデンサC1を充電して、コンデンサ
C1の端子電圧を変化させインバータゲート素子
IC1の入力電圧を第２図ｄのように変化させる。
そしてこれによりIC1の入力電圧が時刻（tc）に
おいてIC1の入力スレツシユホールド電圧Ｖ（Ｈ）
に達したとき第２図ｅに示すようにIC1の出力信
号のレベルをＨレベルからＬレベルに反転させ、
発振回路用インバータゲート素子IC2の出力信号
のレベルが時刻（td）においてＬレベルになつと
き、ＬレベルからＨレベルに反転させてインバー
タゲート素子IC1の出力に第２図ｅの信号を送出
させる。そしてこの出力信号と発振回路Ａの出力
信号即ちインバータゲート素子IC2の出力信号と
をダイオードD2，D3を用いてアンド条件のもと
に取出して、第２図ｆに示すように時刻（tb）〜
（tc）間においてＨレベルとなるパルス時間幅が
t1、周期が発振回路Ａの発振周期Ｔによつて定ま
るスイツチング素子の駆動信号を得る。
カツプラPC（図ではホトトランジスタ）により電
流制限用抵抗R1を通して、設定パルス幅に相当
する電流を直流電源Eaからパルス幅設定用コン
デンサC1に流してこれを充電しておく。そして
その電荷を第２図ｂに示す発振回路の出力信号即
ちIC2の出力信号がＬレベル（時刻（ta））の時同
期用ダイオードD1を通して第２図ｃに示すよう
に放電させる。また時刻（tb）においてIC2の出
力信号がＨレベルになつたとき再びホトカツプラ
PCによりコンデンサC1を充電して、コンデンサ
C1の端子電圧を変化させインバータゲート素子
IC1の入力電圧を第２図ｄのように変化させる。
そしてこれによりIC1の入力電圧が時刻（tc）に
おいてIC1の入力スレツシユホールド電圧Ｖ（Ｈ）
に達したとき第２図ｅに示すようにIC1の出力信
号のレベルをＨレベルからＬレベルに反転させ、
発振回路用インバータゲート素子IC2の出力信号
のレベルが時刻（td）においてＬレベルになつと
き、ＬレベルからＨレベルに反転させてインバー
タゲート素子IC1の出力に第２図ｅの信号を送出
させる。そしてこの出力信号と発振回路Ａの出力
信号即ちインバータゲート素子IC2の出力信号と
をダイオードD2，D3を用いてアンド条件のもと
に取出して、第２図ｆに示すように時刻（tb）〜
（tc）間においてＨレベルとなるパルス時間幅が
t1、周期が発振回路Ａの発振周期Ｔによつて定ま
るスイツチング素子の駆動信号を得る。
従つてこの回路において第２図ｆに示す駆動信
号のパルス時間幅を小にするためには、ホトカツ
プラPCによつて流されるパルス幅設定用コンデ
ンサC1の充電電流値を大にし、その端子電圧の
上昇傾斜を例えば第２図ｄ中に破線によつて示す
ように大にして、インバータゲート素子IC1の入
力電圧が入力スレツシユホールド電圧Ｖ（Ｈ）に
達するまでの時間を短くし、第２図ｅ中に破線で
示すようにインバータゲート素子IC1の出力信号
のＨレベルの期間を短くしなければならない。ま
た第２図ｆに示す駆動信号のパルス時間幅を零に
するためには、パルス幅設定用コンデンサC1の
端子電圧が充電開始と同時にインバータゲート素
子IC1の入力スレツシユホールド電圧Ｖ（Ｈ）に達
するようにして、インバータゲート素子IC1の出
力信号のレベル変化が発振回路用インバータゲー
ト素子IC2の出力信号のレベル変化と全く逆にな
るようにしなければならない。
号のパルス時間幅を小にするためには、ホトカツ
プラPCによつて流されるパルス幅設定用コンデ
ンサC1の充電電流値を大にし、その端子電圧の
上昇傾斜を例えば第２図ｄ中に破線によつて示す
ように大にして、インバータゲート素子IC1の入
力電圧が入力スレツシユホールド電圧Ｖ（Ｈ）に
達するまでの時間を短くし、第２図ｅ中に破線で
示すようにインバータゲート素子IC1の出力信号
のＨレベルの期間を短くしなければならない。ま
た第２図ｆに示す駆動信号のパルス時間幅を零に
するためには、パルス幅設定用コンデンサC1の
端子電圧が充電開始と同時にインバータゲート素
子IC1の入力スレツシユホールド電圧Ｖ（Ｈ）に達
するようにして、インバータゲート素子IC1の出
力信号のレベル変化が発振回路用インバータゲー
ト素子IC2の出力信号のレベル変化と全く逆にな
るようにしなければならない。
しかしホトカツプラPCによつてコンデンサC1
に流される電流は有限であることから、その電流
値を最大にしてもIC1の入力電圧が入力スレツシ
ユホールド電圧Ｖ（Ｈ）に達するまでに必ず一定
の時間を要する。このため駆動信号のパルス時間
幅を或る幅以下にすることがきず、零にすること
は全く不可能である。
に流される電流は有限であることから、その電流
値を最大にしてもIC1の入力電圧が入力スレツシ
ユホールド電圧Ｖ（Ｈ）に達するまでに必ず一定
の時間を要する。このため駆動信号のパルス時間
幅を或る幅以下にすることがきず、零にすること
は全く不可能である。
本考案は第１図に示したインバータゲート素子
を用いた駆動回路に簡単な回路を付加することに
より、駆動信号のパルス時間幅を零から最大幅ま
で円滑に可変しうるスイツチング素子の駆動回路
を提供して、例えば前記したコンバータの定電
圧、定電流制御範囲の拡大、無負荷時における出
力電圧の上昇防止、負荷短絡時における出力電流
の増加防止などを図りうるようにしたものであ
る。次に図面を用いて本考案の詳細を説明する。
を用いた駆動回路に簡単な回路を付加することに
より、駆動信号のパルス時間幅を零から最大幅ま
で円滑に可変しうるスイツチング素子の駆動回路
を提供して、例えば前記したコンバータの定電
圧、定電流制御範囲の拡大、無負荷時における出
力電圧の上昇防止、負荷短絡時における出力電流
の増加防止などを図りうるようにしたものであ
る。次に図面を用いて本考案の詳細を説明する。
（問題点を解決するための手段）
第３図は本考案の一実施例回路図（第１図と同
一符号は同等部分を示す）であつて、本考案の特
徴とするところは次の点にある。即ちパルス幅設
定用コンデンサC1と電流制限用抵抗R1の接続点
と、同期用ダイオードD1が接続されたインバー
タ素子IC1の入力端間に抵抗R3を接続した点にあ
る。そしてこれによりコンデンサC1の放電量を
調整してホトカツプラPCによる充電電流を最大
にして充電したとき、充電開始時コンデンサC1
にインバータゲート素子IC1の入力スレツシユホ
ールド電圧Ｖ（Ｈ）と同等の入力電圧を与える端
子電圧が残るようにしたことを特徴とするもので
ある。次に第４図に示す波形図を参照してその動
作を詳細に説明する。
一符号は同等部分を示す）であつて、本考案の特
徴とするところは次の点にある。即ちパルス幅設
定用コンデンサC1と電流制限用抵抗R1の接続点
と、同期用ダイオードD1が接続されたインバー
タ素子IC1の入力端間に抵抗R3を接続した点にあ
る。そしてこれによりコンデンサC1の放電量を
調整してホトカツプラPCによる充電電流を最大
にして充電したとき、充電開始時コンデンサC1
にインバータゲート素子IC1の入力スレツシユホ
ールド電圧Ｖ（Ｈ）と同等の入力電圧を与える端
子電圧が残るようにしたことを特徴とするもので
ある。次に第４図に示す波形図を参照してその動
作を詳細に説明する。
（作用および効果）
コンデンサC1に流される電流が最大になるよ
うにホトカツプラPCの抵抗値が設定されたもの
とする。するとコンデンサC1の端子電圧は第４
図ｃのように充電開始時より急速に上昇したのち
直流電圧Eaに達して一定となり、その後第４図
の時刻（ta）においてインバータゲート素子IC2
の出力信号がＨレベルからＬレベルになると、抵
抗R3とダイオードD1を通しての放電により徐々
に低下する。そして時刻（tb）においてIC2の出
力信号がＬレベルからＨレベルになるとコンデン
サC1の電荷の放電は停止されて再び充電が始ま
る。そこで今放電量調整用抵抗R3の抵抗値を選
定して、第４図ｂに示すインバータゲート素子
IC2の出力信号のレベルがＬレベルからＨレベル
に反転する点即ち放電終了点において、コンデン
サC1にインバータゲート素子IC1の入力スレツシ
ユホールド電圧Ｖ（Ｈ）と同等の端子電圧を与え
る電荷が残るようにする。すると第４図ｂのよう
にIC2の出力信号のレベルがＬレベルからＨレベ
ルになつて充電が開始されると同時に、IC1の入
力電圧はIC1の入力スレツシユホールド電圧Ｖ
（Ｈ）になる。このため第４図の時刻（tb）にお
いてそれまでＨレベルであつたインバータゲート
素子IC1の出力信号のレベルはただちにＬレベル
に反転し、また第４図ｂの時刻（td）において
IC2の出力信号のレベルがＨレベルからＬレベル
になると、IC1の出力はＬレベルからＨレベルに
反転する。従つて第４図ｂと第４図ｅとを対比し
て明らかなようにIC1の出力信号のレベル変化の
様相はIC2の出力信号レベルのそれと全く逆にな
り、第４図ｆに示すように出力回路Ｃのダイオー
ドD2，D3による発振回路Ａとパルス幅設定回路
Ｂのアンド出力、即ち駆動信号は零になつてパル
ス幅を零にすることができる。
うにホトカツプラPCの抵抗値が設定されたもの
とする。するとコンデンサC1の端子電圧は第４
図ｃのように充電開始時より急速に上昇したのち
直流電圧Eaに達して一定となり、その後第４図
の時刻（ta）においてインバータゲート素子IC2
の出力信号がＨレベルからＬレベルになると、抵
抗R3とダイオードD1を通しての放電により徐々
に低下する。そして時刻（tb）においてIC2の出
力信号がＬレベルからＨレベルになるとコンデン
サC1の電荷の放電は停止されて再び充電が始ま
る。そこで今放電量調整用抵抗R3の抵抗値を選
定して、第４図ｂに示すインバータゲート素子
IC2の出力信号のレベルがＬレベルからＨレベル
に反転する点即ち放電終了点において、コンデン
サC1にインバータゲート素子IC1の入力スレツシ
ユホールド電圧Ｖ（Ｈ）と同等の端子電圧を与え
る電荷が残るようにする。すると第４図ｂのよう
にIC2の出力信号のレベルがＬレベルからＨレベ
ルになつて充電が開始されると同時に、IC1の入
力電圧はIC1の入力スレツシユホールド電圧Ｖ
（Ｈ）になる。このため第４図の時刻（tb）にお
いてそれまでＨレベルであつたインバータゲート
素子IC1の出力信号のレベルはただちにＬレベル
に反転し、また第４図ｂの時刻（td）において
IC2の出力信号のレベルがＨレベルからＬレベル
になると、IC1の出力はＬレベルからＨレベルに
反転する。従つて第４図ｂと第４図ｅとを対比し
て明らかなようにIC1の出力信号のレベル変化の
様相はIC2の出力信号レベルのそれと全く逆にな
り、第４図ｆに示すように出力回路Ｃのダイオー
ドD2，D3による発振回路Ａとパルス幅設定回路
Ｂのアンド出力、即ち駆動信号は零になつてパル
ス幅を零にすることができる。
またホトカツプラPCの設定値によりコンデン
サC1に流れる電流が減少したとき、これに対応
して充電開始時にコンデンサC1に残る電荷量も
減少し、第４図ｄ中に一点鎖線で示すようにコン
デンサC1の端子電圧、従つてインバータゲート
素子IC1の入力電圧も充電電流の減少に対応して
IC1の入力スレツシユホールド電圧Ｖ（Ｈ）より低
くなる。このため第４図ｅ中に一点鎖線によつて
示すようにIC1の入力信号のＬレベルの期間も電
流の減少に対応して短くなり、これに対応して駆
動信号のパルス幅も零から次第に大になる。従つ
てホトカツプラPCによる充電電流の設定値に対
応して駆動信号のパルス幅を零から最大幅まで可
変でき、これによつて例えばコンバータのスイツ
チング素子をパルス幅制御すれば、定電圧と定電
流制御範囲を広くできまた無負荷時における出力
電圧の上昇、負荷短絡時における出力電流の増加
を確実に防ぐことができるので、出力特性を向上
できる。
サC1に流れる電流が減少したとき、これに対応
して充電開始時にコンデンサC1に残る電荷量も
減少し、第４図ｄ中に一点鎖線で示すようにコン
デンサC1の端子電圧、従つてインバータゲート
素子IC1の入力電圧も充電電流の減少に対応して
IC1の入力スレツシユホールド電圧Ｖ（Ｈ）より低
くなる。このため第４図ｅ中に一点鎖線によつて
示すようにIC1の入力信号のＬレベルの期間も電
流の減少に対応して短くなり、これに対応して駆
動信号のパルス幅も零から次第に大になる。従つ
てホトカツプラPCによる充電電流の設定値に対
応して駆動信号のパルス幅を零から最大幅まで可
変でき、これによつて例えばコンバータのスイツ
チング素子をパルス幅制御すれば、定電圧と定電
流制御範囲を広くできまた無負荷時における出力
電圧の上昇、負荷短絡時における出力電流の増加
を確実に防ぐことができるので、出力特性を向上
できる。
第１図は従来装置の回路図、第２図はその動作
説明用の波形図、第３図は本考案の一実施例回路
図、第４図はその動作説明用の波形図である。 Ea……直流電源、Ａ……発振回路、Ｂ……パ
ルス幅設定回路、Ｃ……出力回路、IC1，IC2……
CMOSロツジクICによるインバータゲート素子、
PC……ホトカツプラ、R1……電流制限用抵抗、
R2……充放電用抵抗、R3……放電量調整用抵抗、
C1……パルス幅設定用コンデンサ、C2……発振
周波数設定用コンデンサ、D1……同期用ダイオ
ード、D2，D3……アンド回路を形成するダイオ
ード。
説明用の波形図、第３図は本考案の一実施例回路
図、第４図はその動作説明用の波形図である。 Ea……直流電源、Ａ……発振回路、Ｂ……パ
ルス幅設定回路、Ｃ……出力回路、IC1，IC2……
CMOSロツジクICによるインバータゲート素子、
PC……ホトカツプラ、R1……電流制限用抵抗、
R2……充放電用抵抗、R3……放電量調整用抵抗、
C1……パルス幅設定用コンデンサ、C2……発振
周波数設定用コンデンサ、D1……同期用ダイオ
ード、D2，D3……アンド回路を形成するダイオ
ード。
Claims (1)
- 【実用新案登録請求の範囲】 CMOSロジツクICによる第１インバータゲー
ト素子と、このインバータゲート素子の入力端に
接続された発振周波数設定用コンデンサと、入出
力端間に接続された充放電用抵抗とからなる発振
回路およびCMOSロツジICによる第２インバー
タゲート素子と、このインバータゲート素子の入
力端に接続されたパルス幅設定用コンデンサと、
上記第２インバータゲート素子の入力端と第イン
バータゲート素子の出力端間に上記パルス幅設定
用コンデンサを放電させる同期用ダイオードとよ
りなるパルス幅設定回路および上記発振回路とパ
ルス幅設定回路のアンド出力を取出す駆動信号取
得用出力回路とを備えたスイツチング素子の駆動
回路において、 上記パルス幅設定用コンデンサの可変抵抗体側
の一端とパルス幅設定用コンデンサが接続された
第２インバータゲート素子の入力端間にパルス幅
設定用コンデンサの放電量調整用抵抗を接続し、
これにより充電開始時パルス幅設定用コンデンサ
に第２インバータ素子の入力スレツシユホールド
電圧と同等以上の電圧を生ずるようにして、駆動
信号のパルス幅を零にするようにしたことを特徴
とするスイツチング素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP503086U JPH054346Y2 (ja) | 1986-01-20 | 1986-01-20 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP503086U JPH054346Y2 (ja) | 1986-01-20 | 1986-01-20 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62119025U JPS62119025U (ja) | 1987-07-28 |
| JPH054346Y2 true JPH054346Y2 (ja) | 1993-02-03 |
Family
ID=30786233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP503086U Expired - Lifetime JPH054346Y2 (ja) | 1986-01-20 | 1986-01-20 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH054346Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2585554B2 (ja) * | 1986-11-28 | 1997-02-26 | オリジン電気株式会社 | 電源装置 |
-
1986
- 1986-01-20 JP JP503086U patent/JPH054346Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62119025U (ja) | 1987-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE37609E1 (en) | Voltage regulator that operates in either PWM or PFM mode | |
| US7558037B1 (en) | Over current protection circuit and method | |
| JP3657256B2 (ja) | スイッチング電源装置 | |
| KR910006471B1 (ko) | 리세트 신호 발생회로 | |
| JP4723791B2 (ja) | 低雑音感度を維持しつつ高パルス幅変調を生成するスイッチ・モード電源のための方法および装置 | |
| JPH0832162B2 (ja) | 直流−直流変換器及び直流−直流変換方法 | |
| TW200406977A (en) | DC-DC converter | |
| JP2000091909A (ja) | 同期発振回路 | |
| JP3259283B2 (ja) | インバータ装置及びその信号レベル変換回路 | |
| EP0517493B1 (en) | Start circuit for a power supply control integrated circuit | |
| EP0658974A1 (en) | Oscillator circuit having a CMOS inverter and resonant element | |
| US5914589A (en) | Voltage boosting circuit for high-potential-side MOS switching transistor | |
| US5227672A (en) | Digital clock selection and changeover apparatus | |
| US5057765A (en) | Current regulation circuit for inductive loads | |
| TWI322562B (en) | Oscillator circuit having reduced layout area and lower power supply transients | |
| US5821740A (en) | DC-to-DC converter having fast over-current detection and associated methods | |
| US6982574B2 (en) | Method of forming a transistor driver and structure therefor | |
| JPH054346Y2 (ja) | ||
| JPH0353860B2 (ja) | ||
| JPS62144567A (ja) | スイッチング電源保護回路 | |
| JPH054345Y2 (ja) | ||
| JPH09289439A (ja) | 位相調整回路 | |
| JP4439157B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3678006B2 (ja) | インバータ装置 | |
| JP3032935B2 (ja) | ドライブ回路 |