JP4439157B2

JP4439157B2 - Ｄｃ−ｄｃコンバータ

Info

Publication number: JP4439157B2
Application number: JP2002042035A
Authority: JP
Inventors: 康徳箱田; 義明比留間
Original assignee: Shindengen Electric Manufacturing Co Ltd
Current assignee: Shindengen Electric Manufacturing Co Ltd
Priority date: 2002-02-19
Filing date: 2002-02-19
Publication date: 2010-03-24
Anticipated expiration: 2022-02-19
Also published as: JP2003244942A

Description

【０００１】
【発明の属する技術分野】
本発明は主スイッチング素子と制御回路とを備えたＤＣ−ＤＣコンバータに関するものである。
【０００２】
【従来の技術】
従来のＤＣ−ＤＣコンバータの起動回路を備えた要部について図３に示す。また、この回路における電流モード波形を図４に示す。この従来のＤＣ−ＤＣコンバータの起動回路は、図３に示すように、主スイッチング素子Ｑ１と制御回路ＩＣとを何も介さずに接続してある。
【０００３】
従って、起動時において、ゲート駆動パルスの最小幅が変換周波数に対し若干大きい場合、起動波形は起動時のデューティの変化に同調する動きをとるため、出力電圧が急激に上昇し、起動途中で出力電圧がオーバーシュートしたり、出力電圧が定格電圧になる前に一定の電圧を出すといった特性を示すため、出力に接続された装置の誤動作や破損を招くおそれがあった。
【０００４】
【発明が解決しようとする課題】
本発明は、上記問題に鑑みてなされたものであり、起動特性を改善することで、コンバータ出力に接続された装置の誤動作や破損を防止することができる新規なＤＣ−ＤＣコンバータを提供する。
【０００５】
【課題を解決しようとする手段】
上記目的を達成するためになされた本発明は、最小パルス幅時には制御回路の出力を十分にメインスイッチに伝えず、デューティが開き始めて、能動領域を介して徐々にメインスイッチが駆動できるようにしたため、出力電圧がオーバーシュートしたり、定格電圧になる前に一定の電圧を出してしまうといった動作を防ぎ、装置の誤動作や破損を防止する事を可能にした。
【０００６】
【発明の実施の形態】
以下、添付図面を用いて本発明ＤＣ−ＤＣコンバータに係る実施例を説明する。図１は本発明の実施例において起動回路を備えた要部についての回路図であって、１は起動回路、２はゲート駆動回路、３は時限回路、Ｑ１は主スイッチング素子、ＩＣは制御回路、Ｔｒ１はトランジスタ、Ｔｒ２はドライブ回路、Ｒｘは抵抗、Ｒｅは温度補償回路、Ｃｘはコンデンサ、Ｄ１，Ｄｘはダイオードである。また、図２には起動波形図を示してある。
【０００７】
図１に示す実施例に係るスイッチング電源は、主スイッチング素子Ｑ１と制御回路ＩＣとを備え、主スイッチング素子Ｑ１と制御回路ＩＣとの間に起動回路１を備えてある。この起動回路１は、トランジスタを備えたゲート駆動回路２と、ゲート駆動を遅らせる時限回路３とを備えてある。
【０００８】
本実施例に係るゲート駆動回路２はｐｎｐ型トランジスタＴｒ１を備え、このトランジスタＴｒ１のコレクタを制御回路ＩＣに接続し、エミッタを主スイッチング素子Ｑ１のゲート端子に接続し、ベースを時限回路３に接続してある。また、本実施例では、制御回路ＩＣからの出力信号がロー電位のときに主スイッチング素子Ｑ１のゲート電圧を下げるために、このゲート駆動回路２にダイオードＤ１を備えてある。このダイオードＤ１をトランジスタＴｒ１と並列に接続してあり、このダイオードＤ１のカソードを制御回路ＩＣに接続し、アノードを主スイッチング素子Ｑ１のゲート端子と接続してある。
【０００９】
本実施例に係る時限回路３は、コンデンサＣｘと抵抗ＲｘとダイオードＤｘとを備えてある。コンデンサＣｘはゲート駆動回路２のゲート駆動を遅らせるために設けられており、時限回路３の要となる。抵抗ＲｘはコンデンサＣｘと直列に接続し、この抵抗Ｒｘの一端をゲート駆動回路２と制御回路ＩＣとの間の接続部に接続してあり、コンデンサＣｘの時定数を決定する。この接続部と制御回路ＩＣとの間にもう一つ接続部を設け、この接続部にカソードが向くように、ダイオードＤｘを接続し、このダイオードＤｘにコンデンサＣｘを直列に接続し、抵抗ＲｘがこのダイオードＤｘと並列になるように接続することにより、コンデンサＣｘの電荷を引き抜くことができるようにしてある。
【００１０】
この実施例に係る時限回路３にｎｐｎ型トランジスタからなるドライブ回路Ｔｒ２を備えてある。このドライブ回路Ｔｒ２のベースを抵抗ＲｘとコンデンサＣｘとの接続部に接続し、コレクタをゲート駆動回路２のトランジスタＴｒ１のベースに接続してある。また、本実施例では、ドライブ回路Ｔｒ２のエミッタに抵抗から構成する温度補償回路Ｒｅを接続してある。
【００１１】
以上のように構成してあるスイッチング電源において、以下のように作用する。制御回路ＩＣが信号を出力すると、先ずは信号のパルス幅がせまく、制御回路ＩＣから流れる電流は抵抗Ｒｘを流れてコンデンサＣｘに電荷が蓄積される。これにより、ゲート駆動回路２に信号が出力されることを遅らせることができる。図２に示すように、この時点で主スイッチング素子Ｑ１はオフの状態にあり、出力電圧は発生しない。
【００１２】
制御回路ＩＣが信号を出力し続けると、パルス幅が徐々に広くなっていくのに連れて、コンデンサＣｘに電荷が十分に蓄積され、制御回路ＩＣから送られる信号は時限回路３の抵抗Ｒｘを介して、ドライブ回路Ｔｒ２に送られ、ゲート駆動回路２のトランジスタＴｒ１に信号が出力される。これにより、主スイッチング素子Ｑ１はオンになり、出力電圧が発生する。
【００１３】
本発明ではこのように、制御回路ＩＣが信号を出力することにより、直ちに主スイッチング素子Ｑ１がオンすることなく、一定の時間が経過した後に主スイッチング素子Ｑ１が出力することにより、パルスの最小幅で主スイッチング素子Ｑ１の出力電圧が閾値に達せず、通常この時点で発生する定格出力電圧に対して中途半端な出力電圧やその際に生じるオーバーシュートを防ぐことができる。
【００１４】
主スイッチング素子Ｑ１がオンすると、通常の起動時と同様になり、徐々に出力電圧が上昇する。出力電圧が定格になると、定常動作に入り、制御回路ＩＣの出力が主スイッチング素子Ｑ１の出力電圧と略等しくなる。
【００１５】
なお、本実施例ではＤＣ−ＤＣコンバータの起動部分のみしか示していないが、起動回路１と主スイッチング素子Ｑ１との間に、定常運転用回路その他の回路を接続することが可能である。また、本発明は絶縁型か非絶縁型かに関係なく、本発明に係る起動回路１を設けることにより、上記作用をする。
【００１６】
本実施例に係るゲート駆動回路２にはｐｎｐ型トランジスタＴｒ１を設けてあるが、このトランジスタＴｒ１はｎｐｎ型トランジスタその他のトランジスタであってもよい。なお、トランジスタＴｒ１がｎｐｎ型トランジスタの場合、時限回路３にドライブ回路Ｔｒ２を設けなくとも作動する。ゲート駆動回路２にはダイオードＤ１を設けてあるが、このダイオードＤ１は制御回路ＩＣからの出力信号がロー電位のときに主スイッチング素子Ｑ１のゲート電圧を下げるものである。
【００１７】
本実施例に係るドライブ回路Ｔｒ２はｎｐｎ型トランジスタであるが、ｐｎｐ型トランジスタ、ＭＯＳＦＥＴその他のトランジスタであってもよい。また、トランジスタＴｒ１がｎｐｎ型トランジスタの場合、時限回路３にドライブ回路Ｔｒ２を設けなくてもよいが、この場合、温度補償回路Ｒｅも設けなくてもよい。
【００１８】
【発明の効果】
本発明によれば、最小パルス幅時には制御回路の出力を十分にメインスイッチに伝えず、デューティが開き始めて、能動領域を介して徐々にメインスイッチが駆動できるようにしたため、出力電圧がオーバーシュートしたり、定格電圧になる前に一定の電圧を出してしまうといった動作を防ぎ、装置の誤動作や破損を防止する事ができる効果がある。
【図面の簡単な説明】
【図１】本発明に係る一実施例の要部を示す回路図である。
【図２】図１図示実施例の動作波形図である。
【図３】従来例に係る要部を示す回路図である。
【図４】従来例の動作波形図である。
【符号の説明】
１起動回路、
２ゲート駆動回路、
３時限回路
Ｑ１主スイッチング素子
ＩＣ制御回路
Ｔｒ１トランジスタ
Ｄ１ダイオード
Ｃｘコンデンサ、
Ｒｘ抵抗
Ｄｘダイオード
Ｔｒ２ドライブ回路、
Ｒｅ温度補償回路

Claims

主スイッチング素子と制御回路とを備えたＤＣ−ＤＣコンバータにおいて、前記主スイッチング素子のゲート端子と前記制御回路との間に起動回路を備え、この起動回路に、トランジスタとダイオードとを備え、前記主スイッチング素子のゲートを駆動するゲート駆動回路と、ゲート駆動を遅らせる時限回路とを設け、前記トランジスタのコレクタ・エミッタを前記主スイッチング素子のゲート端子並びに前記制御回路に接続し、このトランジスタのベースを前記時限回路に接続し、前記ダイオードを前記トランジスタと並列に接続し、且つ、このダイオードのアノードが前記主スイッチング素子のゲート端子に接続し、カソードが前記制御回路に接続してあるとともに、前記時限回路の一端を前記制御回路と前記ゲート駆動回路との間の接続部に接続し、この時限回路の他端を前記ゲート駆動回路に接続してあり、前記時限回路に抵抗とコンデンサを備え、前記抵抗の一端を前記ゲート駆動回路と前記制御回路との接続部に接続し、この抵抗の他端に前記コンデンサを接続してあり、前記時限回路に第二のダイオードを備え、この第二のダイオードは前記抵抗と並列に接続し、このダイオードのアノードが前記コンデンサに接続し、カソードが前記制御回路と前記ゲート駆動回路との間の接続点に接続してあることを特徴とするＤＣ−ＤＣコンバータ。
前記時限回路にドライブ回路を設け、このドライブ回路の一端を前記トランジスタのベース又はゲートに接続し、このドライブ回路の他端を前記抵抗と前記コンデンサとの接続部に接続してあることを特徴とする請求項１記載のＤＣ−ＤＣンバータ。
前記ドライブ回路にトランジスタを備え、このトランジスタのベース又はゲートを前記抵抗と前記コンデンサとの接続部に接続し、このトランジスタのコレクタ・エミッタ又はドレイン・ソースのいずれかを前記ゲート駆動回路に接続してあることを特徴とする請求項２記載のＤＣ−ＤＣコンバータ。