JP2003244942A - Ｄｃ−ｄｃコンバータ - Google Patents

Ｄｃ−ｄｃコンバータ

Info

Publication number
JP2003244942A
JP2003244942A JP2002042035A JP2002042035A JP2003244942A JP 2003244942 A JP2003244942 A JP 2003244942A JP 2002042035 A JP2002042035 A JP 2002042035A JP 2002042035 A JP2002042035 A JP 2002042035A JP 2003244942 A JP2003244942 A JP 2003244942A
Authority
JP
Japan
Prior art keywords
circuit
converter
gate drive
drive circuit
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002042035A
Other languages
English (en)
Other versions
JP4439157B2 (ja
Inventor
Yasunari Hakoda
康徳 箱田
Yoshiaki Hiruma
義明 比留間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2002042035A priority Critical patent/JP4439157B2/ja
Publication of JP2003244942A publication Critical patent/JP2003244942A/ja
Application granted granted Critical
Publication of JP4439157B2 publication Critical patent/JP4439157B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【課題】 起動特性を改善することで、コンバータ出力
に接続された装置の誤動作や破損を防止することができ
る新規なＤＣ−ＤＣコンバータを提供する。 【解決手段】 主スイッチング素子Ｑ１と制御回路ＩＣ
とを備えたＤＣ−ＤＣコンバータにおいて、前記主スイ
ッチング素子Ｑ１と前記制御回路ＩＣとの間に起動回路
１を備え、この起動回路１に、トランジスタＴｒ１を備
えたゲート駆動回路２と、ゲート駆動を遅らせる時限回
路３とを設け、前記ゲート駆動回路２を前記主スイッチ
ング素子Ｑ１と前記制御回路ＩＣとの間に接続し、前記
時限回路３の一端を前記制御回路ＩＣと前記ゲート駆動
回路２との間の接続部に接続し、この時限回路３の他端
を前記ゲート駆動回路２に接続して、能動領域を介して
徐々にメインスイッチが駆動できるようにし、装置の誤
動作や破損を防止することを特徴とするＤＣ−ＤＣコン
バータ。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は主スイッチング素子
と制御回路とを備えたＤＣ−ＤＣコンバータに関するも
のである。
【０００２】
【従来の技術】従来のＤＣ−ＤＣコンバータの起動回路
を備えた要部について図３に示す。また、この回路にお
ける電流モード波形を図４に示す。この従来のＤＣ−Ｄ
Ｃコンバータの起動回路は、図３に示すように、主スイ
ッチング素子Ｑ１と制御回路ＩＣとを何も介さずに接続
してある。
【０００３】従って、起動時において、ゲート駆動パル
スの最小幅が変換周波数に対し若干大きい場合、起動波
形は起動時のデューティの変化に同調する動きをとるた
め、出力電圧が急激に上昇し、起動途中で出力電圧がオ
ーバーシュートしたり、出力電圧が定格電圧になる前に
一定の電圧を出すといった特性を示すため、出力に接続
された装置の誤動作や破損を招くおそれがあった。
【０００４】
【発明が解決しようとする課題】本発明は、上記問題に
鑑みてなされたものであり、起動特性を改善すること
で、コンバータ出力に接続された装置の誤動作や破損を
防止することができる新規なＤＣ−ＤＣコンバータを提
供する。
【０００５】
【課題を解決しようとする手段】上記目的を達成するた
めになされた本発明は、最小パルス幅時には制御回路の
出力を十分にメインスイッチに伝えず、デューティが開
き始めて、能動領域を介して徐々にメインスイッチが駆
動できるようにしたため、出力電圧がオーバーシュート
したり、定格電圧になる前に一定の電圧を出してしまう
といった動作を防ぎ、装置の誤動作や破損を防止する事
を可能にした。
【０００６】
【発明の実施の形態】以下、添付図面を用いて本発明Ｄ
Ｃ−ＤＣコンバータに係る実施例を説明する。図１は本
発明の実施例において起動回路を備えた要部についての
回路図であって、１は起動回路、２はゲート駆動回路、
３は時限回路、Ｑ１は主スイッチング素子、ＩＣは制御
回路、Ｔｒ１はトランジスタ、Ｔｒ２はドライブ回路、
Ｒｘは抵抗、Ｒｅは温度補償回路、Ｃｘはコンデンサ、
Ｄ１，Ｄｘはダイオードである。また、図２には起動波
形図を示してある。
【０００７】図１に示す実施例に係るスイッチング電源
は、主スイッチング素子Ｑ１と制御回路ＩＣとを備え、
主スイッチング素子Ｑ１と制御回路ＩＣとの間に起動回
路１を備えてある。この起動回路１は、トランジスタを
備えたゲート駆動回路２と、ゲート駆動を遅らせる時限
回路３とを備えてある。
【０００８】本実施例に係るゲート駆動回路２はｐｎｐ
型トランジスタＴｒ１を備え、このトランジスタＴｒ１
のコレクタを制御回路ＩＣに接続し、エミッタを主スイ
ッチング素子Ｑ１に接続し、ベースを時限回路３に接続
してある。また、本実施例では、制御回路ＩＣからの出
力信号がロー電位のときに主スイッチング素子Ｑ１のゲ
ート電圧を下げるために、このゲート駆動回路２にダイ
オードＤ１を備えてある。このダイオードＤ１をトラン
ジスタＴｒ１と並列に接続してあり、このダイオードＤ
１のカソードを制御回路ＩＣに接続し、アノードを主ス
イッチング素子Ｑ１と向き合う位置ように接続してあ
る。
【０００９】本実施例に係る時限回路３は、コンデンサ
Ｃｘと抵抗ＲｘとダイオードＤｘとを備えてある。コン
デンサＣｘはゲート駆動回路２のゲート駆動を遅らせる
ために設けられており、時限回路３の要となる。抵抗Ｒ
ｘはコンデンサＣｘと直列に接続し、この抵抗Ｒｘの一
端をゲート駆動回路２と制御回路ＩＣとの間の接続部に
接続してあり、コンデンサＣｘの時定数を決定する。こ
の接続部と制御回路ＩＣとの間にもう一つ接続部を設
け、この接続部にカソードが向くように、ダイオードＤ
ｘを接続し、このダイオードＤｘにコンデンサＣｘを直
列に接続し、抵抗ＲｘがこのダイオードＤｘと並列にな
るように接続することにより、コンデンサＣｘの電荷を
引き抜くことができるようにしてある。
【００１０】この実施例に係る時限回路３にｎｐｎ型ト
ランジスタからなるドライブ回路Ｔｒ２を備えてある。
このドライブ回路Ｔｒ２のベースを抵抗Ｒｘとコンデン
サＣｘとの接続部に接続し、コレクタをゲート駆動回路
２のトランジスタＴｒ１のベースに接続してある。ま
た、本実施例では、ドライブ回路Ｔｒ２のエミッタに抵
抗から構成する温度補償回路Ｒｅを接続してある。
【００１１】以上のように構成してあるスイッチング電
源において、以下のように作用する。制御回路ＩＣが信
号を出力すると、先ずは信号のパルス幅がせまく、制御
回路ＩＣから流れる電流は抵抗Ｒｘを流れてコンデンサ
Ｃｘに電荷が蓄積される。これにより、ゲート駆動回路
２に信号が出力されることを遅らせることができる。図
２に示すように、この時点で主スイッチング素子Ｑ１は
オフの状態にあり、出力電圧は発生しない。
【００１２】制御回路ＩＣが信号を出力し続けると、パ
ルス幅が徐々に広くなっていくのに連れて、コンデンサ
Ｃｘに電荷が十分に蓄積され、制御回路ＩＣから送られ
る信号は時限回路３の抵抗Ｒｘを介して、ドライブ回路
Ｔｒ２に送られ、ゲート駆動回路２のトランジスタＴｒ
１に信号が出力される。これにより、主スイッチング素
子Ｑ１はオンになり、出力電圧が発生する。
【００１３】本発明ではこのように、制御回路ＩＣが信
号を出力することにより、直ちに主スイッチング素子Ｑ
１がオンすることなく、一定の時間が経過した後に主ス
イッチング素子Ｑ１が出力することにより、パルスの最
小幅で主スイッチング素子Ｑ１の出力電圧が閾値に達せ
ず、通常この時点で発生する定格出力電圧に対して中途
半端な出力電圧やその際に生じるオーバーシュートを防
ぐことができる。
【００１４】主スイッチング素子Ｑ１がオンすると、通
常の起動時と同様になり、徐々に出力電圧が上昇する。
出力電圧が定格になると、定常動作に入り、制御回路Ｉ
Ｃの出力が主スイッチング素子Ｑ１の出力電圧と略等し
くなる。
【００１５】なお、本実施例ではＤＣ−ＤＣコンバータ
の起動部分のみしか示していないが、起動回路１と主ス
イッチング素子Ｑ１との間に、定常運転用回路その他の
回路を接続することが可能である。また、本発明は絶縁
型か非絶縁型かに関係なく、本発明に係る起動回路１を
設けることにより、上記作用をする。
【００１６】本実施例に係るゲート駆動回路２にはｐｎ
ｐ型トランジスタＴｒ１を設けてあるが、このトランジ
スタＴｒ１はｎｐｎ型トランジスタ、ＭＯＳＦＥＴその
他のトランジスタであってもよい。なお、トランジスタ
Ｔｒ１がｎｐｎ型トランジスタの場合、時限回路３にド
ライブ回路Ｔｒ２を設けなくとも作動する。ゲート駆動
回路２にはダイオードＤ１を設けてあるが、このダイオ
ードＤ１は制御回路ＩＣからの出力信号がロー電位のと
きに主スイッチング素子Ｑ１のゲート電圧を下げるもの
である。
【００１７】本実施例に係るドライブ回路Ｔｒ２はｎｐ
ｎ型トランジスタであるが、ｐｎｐ型トランジスタ、Ｍ
ＯＳＦＥＴその他のトランジスタであってもよい。ま
た、トランジスタＴｒ１がｎｐｎ型トランジスタの場
合、時限回路３にドライブ回路Ｔｒ２を設けなくてもよ
いが、この場合、温度補償回路Ｒｅも設けなくてもよ
い。
【００１８】
【発明の効果】本発明によれば、最小パルス幅時には制
御回路の出力を十分にメインスイッチに伝えず、デュー
ティが開き始めて、能動領域を介して徐々にメインスイ
ッチが駆動できるようにしたため、出力電圧がオーバー
シュートしたり、定格電圧になる前に一定の電圧を出し
てしまうといった動作を防ぎ、装置の誤動作や破損を防
止する事ができる効果がある。
【図面の簡単な説明】
【図１】 本発明に係る一実施例の要部を示す回路図で
ある。
【図２】 図１図示実施例の動作波形図である。
【図３】 従来例に係る要部を示す回路図である。
【図４】 従来例の動作波形図である。
【符号の説明】
１ 起動回路、 ２ ゲート駆動回路、 ３ 時限回路 Ｑ１ 主スイッチング素子 ＩＣ 制御回路 Ｔｒ１ トランジスタ Ｄ１ ダイオード Ｃｘ コンデンサ、 Ｒｘ 抵抗 Ｄｘ ダイオード Ｔｒ２ ドライブ回路、 Ｒｅ 温度補償回路

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 主スイッチング素子と制御回路とを備え
    たＤＣ−ＤＣコンバータにおいて、前記主スイッチング
    素子と前記制御回路との間に起動回路を備え、この起動
    回路に、トランジスタを備えたゲート駆動回路と、ゲー
    ト駆動を遅らせる時限回路とを設け、前記ゲート駆動回
    路を前記主スイッチング素子と前記制御回路との間に接
    続し、前記時限回路の一端を前記制御回路と前記ゲート
    駆動回路との間の接続部に接続し、この時限回路の他端
    を前記ゲート駆動回路に接続してあることを特徴とする
    ＤＣ−ＤＣコンバータ。
  2. 【請求項２】 前記トランジスタのコレクタ・エミッタ
    又はドレイン・ソースを前記主スイッチング素子並びに
    前記制御回路を接続し、このトランジスタのベース又は
    ゲートを前記時限回路に接続してあることを特徴とする
    請求項１記載のＤＣ−ＤＣコンバータ。
  3. 【請求項３】 前記ゲート駆動回路にダイオードを備
    え、このダイオードのカソードを前記制御回路と向き合
    う位置に設け、前記トランジスタと並列に接続してある
    ことを特徴とする請求項１又は２記載のＤＣ−ＤＣコン
    バータ。
  4. 【請求項４】 前記時限回路に抵抗とダイオードとコン
    デンサを備え、前記抵抗の一端を前記ゲート駆動回路と
    前記制御回路との接続部に接続し、この抵抗の他端に前
    記コンデンサを接続し、アノードが前記コンデンサに接
    続するように、前記抵抗と並列に前記ダイオードを接続
    してあることを特徴とする請求項１乃至３のいずれかに
    記載のＤＣ−ＤＣコンバータ。
  5. 【請求項５】 前記時限回路にドライブ回路を設け、こ
    のドライブ回路の一端を前記トランジスタのベース又は
    ゲートに接続し、このドライブ回路の他端を前記抵抗と
    前記コンデンサとの接続部に接続してあることを特徴と
    する請求項１乃至４のいずれかに記載のＤＣ−ＤＣコン
    バータ。
  6. 【請求項６】 前記ドライブ回路にトランジスタを備
    え、このトランジスタのベース又はゲートを前記抵抗と
    前記コンデンサとの接続部に接続し、このトランジスタ
    のコレクタ・エミッタ又はドレイン・ソースのいずれか
    を前記ゲート駆動回路に接続してあることを特徴とする
    請求項５記載のＤＣ−ＤＣコンバータ。
JP2002042035A 2002-02-19 2002-02-19 Ｄｃ−ｄｃコンバータ Expired - Fee Related JP4439157B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002042035A JP4439157B2 (ja) 2002-02-19 2002-02-19 Ｄｃ−ｄｃコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002042035A JP4439157B2 (ja) 2002-02-19 2002-02-19 Ｄｃ−ｄｃコンバータ

Publications (2)

Publication Number Publication Date
JP2003244942A true JP2003244942A (ja) 2003-08-29
JP4439157B2 JP4439157B2 (ja) 2010-03-24

Family

ID=27782276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002042035A Expired - Fee Related JP4439157B2 (ja) 2002-02-19 2002-02-19 Ｄｃ−ｄｃコンバータ

Country Status (1)

Country Link
JP (1) JP4439157B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872495B2 (en) 2011-05-11 2014-10-28 Funai Electric Co., Ltd. DC-DC converter circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8872495B2 (en) 2011-05-11 2014-10-28 Funai Electric Co., Ltd. DC-DC converter circuit

Also Published As

Publication number Publication date
JP4439157B2 (ja) 2010-03-24

Similar Documents

Publication Publication Date Title
US7006364B2 (en) Driving circuit for DC/DC converter
US7567069B2 (en) Step-up power supply device
US20050218964A1 (en) Active diode
JP2019514153A (ja) コンタクタコイル制御回路
US8669750B2 (en) Method of forming a semiconductor device and structure thereof
JP2004229057A (ja) ゲートドライブ装置
US7705638B2 (en) Switching control circuit with reduced dead time
US11152867B2 (en) Systems and methods of synchronous rectification in active clamp flyback power converters
JP6965902B2 (ja) 過電流保護回路及びスイッチング回路
US7598627B2 (en) Switch-mode power supply
JP2008220056A (ja) 突入電流防止回路と方法
JP2006295326A (ja) 保護機能付きスイッチング回路および保護回路
JPH11205112A (ja) 高耐圧パワー集積回路
US7466568B2 (en) Switching power supply circuit
JP3964912B2 (ja) 突入電流低減回路
JP2003244942A (ja) Ｄｃ−ｄｃコンバータ
JP2009145170A (ja) 温度センサ回路
JP2009189206A (ja) 突入電流防止回路
JP5334359B2 (ja) Ｄｃ−ｄｃコンバータのラッチアップ防止回路
JP3118424B2 (ja) 自励式スイッチング電源
CN113659811A (zh) 同步整流控制电路及应用其的开关电源
JP2005237028A (ja) 負荷駆動装置
JPH01261856A (ja) 半導体集積回路装置
JP3396605B2 (ja) 同期整流回路の制限回路
JP2824469B2 (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080331

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080520

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080716

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080723

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080822

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4439157

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140115

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees