JPH077935A - Ｄｃ−ｄｃコンバータ回路 - Google Patents
Ｄｃ−ｄｃコンバータ回路Info
- Publication number
- JPH077935A JPH077935A JP17243693A JP17243693A JPH077935A JP H077935 A JPH077935 A JP H077935A JP 17243693 A JP17243693 A JP 17243693A JP 17243693 A JP17243693 A JP 17243693A JP H077935 A JPH077935 A JP H077935A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switching element
- voltage
- input
- converter circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ＭＯＳ ＦＥＴを主スイッチング素子として
使用したＤＣ−ＤＣコンバータ回路を、ＤＣ−ＤＣコン
バータ回路に入力される電圧がＭＯＳ ＦＥＴのしきい
値電圧以下の場合にも使用できるようにする。 【構成】 ＭＯＳ ＦＥＴによる主スイッチングトラン
ジスタＱ１に対し、バイポーラトランジスタによる起動
用スイッチングトランジスタＱ２を並列に設け、さら
に、ＤＣ−ＤＣコンバータ回路の入力電圧ＶINが所定の
値よりも低い場合には、先ず起動用スイッチングトラン
ジスタＱ２が動作して出力電圧ＶO を上昇させ、出力電
圧ＶO が所定の値よりも高くなると主スイッチングトラ
ンジスタＱ１が動作を開始し、起動用スイッチングトラ
ンジスタＱ２が動作を停止するように切換回路を設け
る。
使用したＤＣ−ＤＣコンバータ回路を、ＤＣ−ＤＣコン
バータ回路に入力される電圧がＭＯＳ ＦＥＴのしきい
値電圧以下の場合にも使用できるようにする。 【構成】 ＭＯＳ ＦＥＴによる主スイッチングトラン
ジスタＱ１に対し、バイポーラトランジスタによる起動
用スイッチングトランジスタＱ２を並列に設け、さら
に、ＤＣ−ＤＣコンバータ回路の入力電圧ＶINが所定の
値よりも低い場合には、先ず起動用スイッチングトラン
ジスタＱ２が動作して出力電圧ＶO を上昇させ、出力電
圧ＶO が所定の値よりも高くなると主スイッチングトラ
ンジスタＱ１が動作を開始し、起動用スイッチングトラ
ンジスタＱ２が動作を停止するように切換回路を設け
る。
Description
【０００１】
【産業上の利用分野】本発明は、主スイッチング素子と
してＭＯＳ ＦＥＴを使用したＤＣ−ＤＣコンバータ回
路に関し、特に入力電圧がＭＯＳ ＦＥＴのしきい値電
圧よりも低い場合にも適用できるＤＣ−ＤＣコンバータ
回路に関する。
してＭＯＳ ＦＥＴを使用したＤＣ−ＤＣコンバータ回
路に関し、特に入力電圧がＭＯＳ ＦＥＴのしきい値電
圧よりも低い場合にも適用できるＤＣ−ＤＣコンバータ
回路に関する。
【０００２】
【従来の技術】ＭＯＳ ＦＥＴはバイポーラトランジス
タと比較して、駆動電力が少なく、高周波領域において
スイッチング速度が速い特徴を有している。そこで、近
年の電源回路の小型化と高周波動作の流れからスイッチ
ングレギュレータタイプのコンバータにおいて、スイッ
チング素子としてＭＯＳ ＦＥＴが使用される機会が多
くなってきた。ＭＯＳ ＦＥＴをスイッチング素子とし
て用いた、簡単な従来のＤＣ−ＤＣコンバータ回路を図
８に示す。図８において、入力端子１とアース間に、コ
ンバータトランスＴ１の１次巻線Ｎ１とスイッチングト
ランジスタＱ１のドレイン、ソースが直列に接続され
る。
タと比較して、駆動電力が少なく、高周波領域において
スイッチング速度が速い特徴を有している。そこで、近
年の電源回路の小型化と高周波動作の流れからスイッチ
ングレギュレータタイプのコンバータにおいて、スイッ
チング素子としてＭＯＳ ＦＥＴが使用される機会が多
くなってきた。ＭＯＳ ＦＥＴをスイッチング素子とし
て用いた、簡単な従来のＤＣ−ＤＣコンバータ回路を図
８に示す。図８において、入力端子１とアース間に、コ
ンバータトランスＴ１の１次巻線Ｎ１とスイッチングト
ランジスタＱ１のドレイン、ソースが直列に接続され
る。
【０００３】スイッチングトランジスタＱ１を駆動する
ための回路として、入力端子１とアース間に、互いのベ
ースとエミッタ同士を接続したＮＰＮ型のトランジスタ
Ｑ３とＰＮＰ型のトランジスタＱ４を設けてある。この
時、トランジスタＱ３のコレクタを入力端子１と、ま
た、トランジスタＱ４のコレクタをアースと接続するこ
ととする。このトランジスタＱ３とトランジスタＱ４の
ベースにＰＷＭ回路５から駆動パルスを印加すること
で、トランジスタＱ３とトランジスタＱ４のエミッタの
接続点に接続したスイッチングトランジスタＱ１のゲー
トに、その波高値がほぼ入力電圧ＶINに等しい駆動信号
が入力される。駆動信号を受けてスイッチングトランジ
スタＱ１がコンバータトランスＴ１の１次巻線Ｎ１に流
れる電流をオン・オフし、これによりコンバータトラン
スＴ１の２次巻線Ｎ２に接続されたダイオードＤ１、コ
ンデンサＣ１による整流平滑回路を介して出力端子２よ
り直流電圧が負荷に供給される。
ための回路として、入力端子１とアース間に、互いのベ
ースとエミッタ同士を接続したＮＰＮ型のトランジスタ
Ｑ３とＰＮＰ型のトランジスタＱ４を設けてある。この
時、トランジスタＱ３のコレクタを入力端子１と、ま
た、トランジスタＱ４のコレクタをアースと接続するこ
ととする。このトランジスタＱ３とトランジスタＱ４の
ベースにＰＷＭ回路５から駆動パルスを印加すること
で、トランジスタＱ３とトランジスタＱ４のエミッタの
接続点に接続したスイッチングトランジスタＱ１のゲー
トに、その波高値がほぼ入力電圧ＶINに等しい駆動信号
が入力される。駆動信号を受けてスイッチングトランジ
スタＱ１がコンバータトランスＴ１の１次巻線Ｎ１に流
れる電流をオン・オフし、これによりコンバータトラン
スＴ１の２次巻線Ｎ２に接続されたダイオードＤ１、コ
ンデンサＣ１による整流平滑回路を介して出力端子２よ
り直流電圧が負荷に供給される。
【０００４】
【発明が解決しようとする課題】一般にＭＯＳ ＦＥＴ
のしきい値電圧は一般に３〜５〔Ｖ〕程度であり、バイ
ポーラトランジスタのしきい値電圧０．６〜１．０
〔Ｖ〕に比べて高くなる。図８のＤＣ−ＤＣコンバータ
回路において、入力電圧ＶINの通常時の電圧値がスイッ
チングトランジスタＱ１のしきい値電圧より低い場合、
スイッチングトランジスタＱ１をターンオンさせること
ができず、出力電圧ＶO を出力することができない。そ
のため、ＭＯＳ ＦＥＴをスイッチング素子として用い
たＤＣ−ＤＣコンバータ回路は特性としては優れていて
も、入力電圧ＶINが低い要求仕様に対しては対応できな
かった。
のしきい値電圧は一般に３〜５〔Ｖ〕程度であり、バイ
ポーラトランジスタのしきい値電圧０．６〜１．０
〔Ｖ〕に比べて高くなる。図８のＤＣ−ＤＣコンバータ
回路において、入力電圧ＶINの通常時の電圧値がスイッ
チングトランジスタＱ１のしきい値電圧より低い場合、
スイッチングトランジスタＱ１をターンオンさせること
ができず、出力電圧ＶO を出力することができない。そ
のため、ＭＯＳ ＦＥＴをスイッチング素子として用い
たＤＣ−ＤＣコンバータ回路は特性としては優れていて
も、入力電圧ＶINが低い要求仕様に対しては対応できな
かった。
【０００５】
【課題を解決するための手段】本発明は、ＭＯＳ ＦＥ
Ｔによる主スイッチング素子と並列にバイポーラトラン
ジスタによる起動用スイッチング素子を設け、ＤＣ−Ｄ
Ｃコンバータ回路の入力電圧が所定の値よりも低い場合
には、先ず起動用スイッチング素子が動作してＤＣ−Ｄ
Ｃコンバータ回路の出力電圧を上昇させ、出力電圧値が
所定の値よりも高くなった後は起動用スイッチング素子
に代わって主スイッチング素子で駆動されることを特徴
とするＤＣ−ＤＣコンバータ回路である。
Ｔによる主スイッチング素子と並列にバイポーラトラン
ジスタによる起動用スイッチング素子を設け、ＤＣ−Ｄ
Ｃコンバータ回路の入力電圧が所定の値よりも低い場合
には、先ず起動用スイッチング素子が動作してＤＣ−Ｄ
Ｃコンバータ回路の出力電圧を上昇させ、出力電圧値が
所定の値よりも高くなった後は起動用スイッチング素子
に代わって主スイッチング素子で駆動されることを特徴
とするＤＣ−ＤＣコンバータ回路である。
【０００６】
【実施例】ＤＣ−ＤＣコンバータ回路の入力電圧が低い
場合でも運転可能な、スイッチング素子としてＭＯＳ
ＦＥＴを使用したＤＣ−ＤＣコンバータ回路の第１の実
施例を図１に示す。なお、図１中の図８と同一部分につ
いては同じ符号を付与してある。図１において、入力端
子１とアース間に直列接続したコンバータトランスＴ１
の１次巻線Ｎ１とＭＯＳ ＦＥＴによる主スイチングト
ランジスタＱ１、そしてコンバータトランスＴ１の２次
巻線Ｎ２と、２次巻線Ｎ２と出力端子２の間に設けられ
たダイオードＤ１とコンデンサＣ１による整流平滑回路
は、従来のＤＣ−ＤＣコンバータ回路と同じ構成であ
る。
場合でも運転可能な、スイッチング素子としてＭＯＳ
ＦＥＴを使用したＤＣ−ＤＣコンバータ回路の第１の実
施例を図１に示す。なお、図１中の図８と同一部分につ
いては同じ符号を付与してある。図１において、入力端
子１とアース間に直列接続したコンバータトランスＴ１
の１次巻線Ｎ１とＭＯＳ ＦＥＴによる主スイチングト
ランジスタＱ１、そしてコンバータトランスＴ１の２次
巻線Ｎ２と、２次巻線Ｎ２と出力端子２の間に設けられ
たダイオードＤ１とコンデンサＣ１による整流平滑回路
は、従来のＤＣ−ＤＣコンバータ回路と同じ構成であ
る。
【０００７】主スイッチングトランジスタＱ１のドレイ
ンにＮＰＮ型のバイポーラトランジスタによる起動用ス
イッチングトランジスタＱ２のコレクタを接続し、起動
用スイッチングトランジスタＱ２のエミッタをアースと
接続して、主スイッチングトランジスタＱ１と起動用ス
イッチングトランジスタＱ２が並列状態となるようにす
る。主スイッチングトランジスタＱ１のゲートには、主
スイッチングトランジスタＱ１用の駆動回路３が設けら
れ、起動用スイッチングトランジスタＱ２のベースには
起動用スイッチングトランジスタＱ２用の駆動回路４が
設けられる。駆動回路４には入力端子１から入力電圧Ｖ
INが駆動電圧として入力され、駆動回路３には出力端子
２から出力電圧ＶO が駆動電圧として入力される。
ンにＮＰＮ型のバイポーラトランジスタによる起動用ス
イッチングトランジスタＱ２のコレクタを接続し、起動
用スイッチングトランジスタＱ２のエミッタをアースと
接続して、主スイッチングトランジスタＱ１と起動用ス
イッチングトランジスタＱ２が並列状態となるようにす
る。主スイッチングトランジスタＱ１のゲートには、主
スイッチングトランジスタＱ１用の駆動回路３が設けら
れ、起動用スイッチングトランジスタＱ２のベースには
起動用スイッチングトランジスタＱ２用の駆動回路４が
設けられる。駆動回路４には入力端子１から入力電圧Ｖ
INが駆動電圧として入力され、駆動回路３には出力端子
２から出力電圧ＶO が駆動電圧として入力される。
【０００８】駆動回路３の駆動信号の入力端は切換回路
６ａの切換スイッチＳ１のｂ接点と接続され、駆動回路
４の駆動信号の入力端は切換回路６ａの切換スイッチＳ
１のａ接点と接続される。切換回路６ａの切換スイッチ
Ｓ１の共通接続接点は、ＰＷＭ回路５の駆動パルス出力
端に接続される。切換回路６ａは切換スイッチＳ１、基
準電圧源８、比較回路７より構成され、切換スイッチＳ
１の接続切換は、基準電圧源８の基準電圧と出力電圧Ｖ
O が入力される比較回路７によってコントロールされ
る。以上のように構成された本発明のＤＣ−ＤＣコンバ
ータ回路の動作を、図１に示す回路の各点の電流・電圧
波形を示した図２を参照しながら以下に説明する。
６ａの切換スイッチＳ１のｂ接点と接続され、駆動回路
４の駆動信号の入力端は切換回路６ａの切換スイッチＳ
１のａ接点と接続される。切換回路６ａの切換スイッチ
Ｓ１の共通接続接点は、ＰＷＭ回路５の駆動パルス出力
端に接続される。切換回路６ａは切換スイッチＳ１、基
準電圧源８、比較回路７より構成され、切換スイッチＳ
１の接続切換は、基準電圧源８の基準電圧と出力電圧Ｖ
O が入力される比較回路７によってコントロールされ
る。以上のように構成された本発明のＤＣ−ＤＣコンバ
ータ回路の動作を、図１に示す回路の各点の電流・電圧
波形を示した図２を参照しながら以下に説明する。
【０００９】ＤＣ−ＤＣコンバータ回路に入力電圧ＶIN
が印加されていない初期の状態、あるいは出力電圧ＶO
が基準電圧源８による所定の電圧より低い場合におい
て、切換回路６ａの切換スイッチＳ１はａ接点側に接続
される。入力端子１に入力電圧ＶINが印加されるとＰＷ
Ｍ回路５は駆動パルスを出力し、この駆動パルスは切換
スイッチＳ１を介して駆動回路４に入力される。駆動回
路４は駆動電圧として入力電圧ＶINが入力されているた
め、起動用スイッチングトランジスタＱ２のベースに対
して駆動信号を出力する。このことにより起動用スイッ
チングトランジスタＱ２はスイッチング動作を行い、出
力電圧ＶO を上昇させる。
が印加されていない初期の状態、あるいは出力電圧ＶO
が基準電圧源８による所定の電圧より低い場合におい
て、切換回路６ａの切換スイッチＳ１はａ接点側に接続
される。入力端子１に入力電圧ＶINが印加されるとＰＷ
Ｍ回路５は駆動パルスを出力し、この駆動パルスは切換
スイッチＳ１を介して駆動回路４に入力される。駆動回
路４は駆動電圧として入力電圧ＶINが入力されているた
め、起動用スイッチングトランジスタＱ２のベースに対
して駆動信号を出力する。このことにより起動用スイッ
チングトランジスタＱ２はスイッチング動作を行い、出
力電圧ＶO を上昇させる。
【００１０】出力電圧ＶO が基準電圧源８によって定め
られる所定の電圧値より高くなると比較回路７が検知
し、切換スイッチＳ１をｂ接点側に接続する。ただし、
この所定の電圧値とは、ＭＯＳ ＦＥＴによる主スイッ
チングトランジスタＱ１のしきい値電圧以上とする。切
換スイッチＳ１がｂ接点側となったことでＰＷＭ回路５
の駆動パルスは駆動回路３に入力され、駆動回路３は主
スイッチングトランジスタＱ１のゲートに対してその波
高値がほぼ出力電圧ＶO に等しい駆動信号を出力し、駆
動回路４は駆動信号の出力を停止する。従って、主スイ
ッチングトランジスタＱ１が動作を開始し、起動用スイ
ッチングトランジスタＱ２は動作を停止する。以後、こ
のＤＣ−ＤＣコンバータ回路は主スイッチングトランジ
スタＱ１によって運転され続ける。
られる所定の電圧値より高くなると比較回路７が検知
し、切換スイッチＳ１をｂ接点側に接続する。ただし、
この所定の電圧値とは、ＭＯＳ ＦＥＴによる主スイッ
チングトランジスタＱ１のしきい値電圧以上とする。切
換スイッチＳ１がｂ接点側となったことでＰＷＭ回路５
の駆動パルスは駆動回路３に入力され、駆動回路３は主
スイッチングトランジスタＱ１のゲートに対してその波
高値がほぼ出力電圧ＶO に等しい駆動信号を出力し、駆
動回路４は駆動信号の出力を停止する。従って、主スイ
ッチングトランジスタＱ１が動作を開始し、起動用スイ
ッチングトランジスタＱ２は動作を停止する。以後、こ
のＤＣ−ＤＣコンバータ回路は主スイッチングトランジ
スタＱ１によって運転され続ける。
【００１１】図１に示す回路において、切換回路６ａの
主な機能の一つは、出力電圧ＶO が所定の値より高くな
ったら起動用スイッチングトランジスタＱ２の動作を停
止せしめることである。出力電圧ＶO が所定の値より高
くなった時に起動用スイッチングトランジスタＱ２の動
作を停止させる手段が図１とは異なる、本発明の第２の
実施例を図３に示す。なお、図３中の図１、図８と同一
部分については同じ符号を付与してある。図３におい
て、入力端子１、出力端子２、コンバータトランスＴ
１、主スイッチングトランジスタＱ１、起動用スイッチ
ングトランジスタＱ２、ダイオードＤ１、コンデンサＣ
１の接続構成は、図１と同一である。
主な機能の一つは、出力電圧ＶO が所定の値より高くな
ったら起動用スイッチングトランジスタＱ２の動作を停
止せしめることである。出力電圧ＶO が所定の値より高
くなった時に起動用スイッチングトランジスタＱ２の動
作を停止させる手段が図１とは異なる、本発明の第２の
実施例を図３に示す。なお、図３中の図１、図８と同一
部分については同じ符号を付与してある。図３におい
て、入力端子１、出力端子２、コンバータトランスＴ
１、主スイッチングトランジスタＱ１、起動用スイッチ
ングトランジスタＱ２、ダイオードＤ１、コンデンサＣ
１の接続構成は、図１と同一である。
【００１２】主スイッチングトランジスタＱ１のゲート
に設けた駆動回路３には、ＰＷＭ回路５からの駆動パル
ス及び出力端子２からの出力電圧ＶO が入力される。ま
た、起動用スイッチングトランジスタＱ２のベースに設
けた駆動回路４には、ＰＷＭ回路５からの駆動パルス及
び入力端子１からの入力電圧ＶINが入力される。切換回
路６ｂはスイッチＳ２、基準電圧源８、比較回路７より
構成され、スイッチＳ２のオン・オフは、基準電圧源８
の基準電圧と出力電圧ＶO が入力される比較回路７によ
ってコントロールされる。
に設けた駆動回路３には、ＰＷＭ回路５からの駆動パル
ス及び出力端子２からの出力電圧ＶO が入力される。ま
た、起動用スイッチングトランジスタＱ２のベースに設
けた駆動回路４には、ＰＷＭ回路５からの駆動パルス及
び入力端子１からの入力電圧ＶINが入力される。切換回
路６ｂはスイッチＳ２、基準電圧源８、比較回路７より
構成され、スイッチＳ２のオン・オフは、基準電圧源８
の基準電圧と出力電圧ＶO が入力される比較回路７によ
ってコントロールされる。
【００１３】以上のように構成されたＤＣ−ＤＣコンバ
ータ回路の起動時の動作を以下に説明する。ＤＣ−ＤＣ
コンバータ回路に入力電圧ＶINが印加されていない初期
の状態、あるいは出力電圧ＶO が基準電圧源８による所
定の電圧より低い場合において、スイッチＳ２はオン状
態にある。入力端子１に入力電圧ＶINが印加されるとＰ
ＷＭ回路５は駆動パルスを出力し、駆動パルスは駆動回
路３及び駆動回路４に入力される。駆動回路４は駆動電
圧として入力電圧ＶINが入力されているので、起動用ス
イッチングトランジスタＱ２のベースに対して駆動信号
を出力する。そのため、起動用スイッチングトランジス
タＱ２はスイッチング動作を行い、出力電圧ＶO を上昇
させる。この時、出力電圧ＶO が入力される駆動回路３
からも、その波高値がほぼ出力電圧ＶO に等しい駆動信
号が出力されるが、出力電圧ＶO の電圧値が主スイッチ
ングトランジスタＱ２のしきい値電圧より低いうちは、
主スイッチングトランジスタＱ２は動作しない。
ータ回路の起動時の動作を以下に説明する。ＤＣ−ＤＣ
コンバータ回路に入力電圧ＶINが印加されていない初期
の状態、あるいは出力電圧ＶO が基準電圧源８による所
定の電圧より低い場合において、スイッチＳ２はオン状
態にある。入力端子１に入力電圧ＶINが印加されるとＰ
ＷＭ回路５は駆動パルスを出力し、駆動パルスは駆動回
路３及び駆動回路４に入力される。駆動回路４は駆動電
圧として入力電圧ＶINが入力されているので、起動用ス
イッチングトランジスタＱ２のベースに対して駆動信号
を出力する。そのため、起動用スイッチングトランジス
タＱ２はスイッチング動作を行い、出力電圧ＶO を上昇
させる。この時、出力電圧ＶO が入力される駆動回路３
からも、その波高値がほぼ出力電圧ＶO に等しい駆動信
号が出力されるが、出力電圧ＶO の電圧値が主スイッチ
ングトランジスタＱ２のしきい値電圧より低いうちは、
主スイッチングトランジスタＱ２は動作しない。
【００１４】さらに出力電圧ＶO が上昇して主スイッチ
ングトランジスタＱ１のしきい値電圧より高くなると、
自動的に主スイッチングトランジスタＱ１は動作を開始
する。また、この出力電圧ＶO が基準電圧源８による所
定の電圧値より高くなると、スイッチＳ２がオフ状態と
なり、駆動回路４からの駆動信号の出力が無くなるた
め、起動用スイッチングトランジスタＱ２は動作を停止
する。ここで、主スイッチングトランジスタＱ１のしき
い値電圧に対して、スイッチＳ２をオフ状態とする所定
の電圧値を、ごくわずかに高く設定することで、主スイ
ッチングトランジスタＱ１の動作開始と起動用スイッチ
ングトランジスタＱ２の動作停止を円滑にすることがで
きる。
ングトランジスタＱ１のしきい値電圧より高くなると、
自動的に主スイッチングトランジスタＱ１は動作を開始
する。また、この出力電圧ＶO が基準電圧源８による所
定の電圧値より高くなると、スイッチＳ２がオフ状態と
なり、駆動回路４からの駆動信号の出力が無くなるた
め、起動用スイッチングトランジスタＱ２は動作を停止
する。ここで、主スイッチングトランジスタＱ１のしき
い値電圧に対して、スイッチＳ２をオフ状態とする所定
の電圧値を、ごくわずかに高く設定することで、主スイ
ッチングトランジスタＱ１の動作開始と起動用スイッチ
ングトランジスタＱ２の動作停止を円滑にすることがで
きる。
【００１５】前に示した図１、図３のＤＣ−ＤＣコンバ
ータ回路は、入力電圧ＶINの電圧値に関係無く、起動時
には起動用スイッチングトランジスタが動作し、運転時
には主スイッチングトランジスタが動作して起動用スイ
ッチングトランジスタが停止するものであった。入力電
圧ＶINが主スイッチングトランジスタを駆動するのに足
る電圧値である場合には、起動、運転の双方を主スイッ
チングトランジスタの動作により行うことができる。そ
こで、入力電圧ＶINが低い場合には起動用スイッチング
トランジスタでＤＣ−ＤＣコンバータ回路を起動し、入
力電圧ＶINが高い場合には主スイッチングトランジスタ
でＤＣ−ＤＣコンバータ回路を起動するようにしたのが
図４から図７に示す本発明の他の実施例である。
ータ回路は、入力電圧ＶINの電圧値に関係無く、起動時
には起動用スイッチングトランジスタが動作し、運転時
には主スイッチングトランジスタが動作して起動用スイ
ッチングトランジスタが停止するものであった。入力電
圧ＶINが主スイッチングトランジスタを駆動するのに足
る電圧値である場合には、起動、運転の双方を主スイッ
チングトランジスタの動作により行うことができる。そ
こで、入力電圧ＶINが低い場合には起動用スイッチング
トランジスタでＤＣ−ＤＣコンバータ回路を起動し、入
力電圧ＶINが高い場合には主スイッチングトランジスタ
でＤＣ−ＤＣコンバータ回路を起動するようにしたのが
図４から図７に示す本発明の他の実施例である。
【００１６】図４に示す本発明の第３の実施例は、図１
に示すＤＣ−ＤＣコンバータ回路と同様に、ＰＷＭ回路
５の駆動パルスの供給先を切換スイッチＳ１で駆動回路
４から駆動回路３に変更することで、主スイッチングト
ランジスタＱ１の動作を開始させ、起動用スイッチング
トランジスタＱ２の動作を停止させるものである。図１
と図４の回路で異なるのは、駆動回路３の駆動電圧の入
力方法と切換回路６ｃの構成であり、他は同一である。
すなわち、駆動回路３には入力端子１からダイオードＤ
２を介して入力電圧ＶIN及び出力端子２からダイオード
Ｄ３を介して出力電圧ＶO が入力される。この時、ダイ
オードＤ２とダイオードＤ３は、カソードを駆動回路３
側としているため、入力電圧ＶINが出力端子２へ、ある
いは出力電圧ＶO が入力端子１へ加えられることはな
い。切換回路６ｃは切換スイッチＳ１、比較回路７、基
準電圧源８、比較回路９、ＯＲ回路１０より構成され
る。比較回路７には基準電圧源８からの基準電圧と出力
電圧ＶO が入力され、比較回路９には入力電圧ＶINと基
準電圧源８からの基準電圧が入力される。ＯＲ回路１０
は二つの比較回路７、９からの出力を受けて切換スイッ
チＳ１をコントロールする。
に示すＤＣ−ＤＣコンバータ回路と同様に、ＰＷＭ回路
５の駆動パルスの供給先を切換スイッチＳ１で駆動回路
４から駆動回路３に変更することで、主スイッチングト
ランジスタＱ１の動作を開始させ、起動用スイッチング
トランジスタＱ２の動作を停止させるものである。図１
と図４の回路で異なるのは、駆動回路３の駆動電圧の入
力方法と切換回路６ｃの構成であり、他は同一である。
すなわち、駆動回路３には入力端子１からダイオードＤ
２を介して入力電圧ＶIN及び出力端子２からダイオード
Ｄ３を介して出力電圧ＶO が入力される。この時、ダイ
オードＤ２とダイオードＤ３は、カソードを駆動回路３
側としているため、入力電圧ＶINが出力端子２へ、ある
いは出力電圧ＶO が入力端子１へ加えられることはな
い。切換回路６ｃは切換スイッチＳ１、比較回路７、基
準電圧源８、比較回路９、ＯＲ回路１０より構成され
る。比較回路７には基準電圧源８からの基準電圧と出力
電圧ＶO が入力され、比較回路９には入力電圧ＶINと基
準電圧源８からの基準電圧が入力される。ＯＲ回路１０
は二つの比較回路７、９からの出力を受けて切換スイッ
チＳ１をコントロールする。
【００１７】図４の回路において、印加された入力電圧
ＶINが基準電圧源８によって定まる所定の電圧値より低
い場合には図１の回路と同じ動作を行う。印加された入
力電圧ＶINが基準電圧源８によって定まる所定の電圧値
より高い場合には、比較回路９からの出力によりＯＲ回
路１０が切換スイッチＳ１をｂ接点側に接続する。これ
により駆動回路３には、主スイッチングトランジスタＱ
１のしきい値電圧以上の入力電圧ＶINと駆動パルスが入
力され、主スイッチングトランジスタＱ１が動作するこ
とになり、ＤＣ−ＤＣコンバータ回路は起動する。起動
後の運転状態においては、ダイオードＤ２、ダイオード
Ｄ３の働きにより、入力電圧ＶINと出力電圧ＶO のうち
電圧の高い方が駆動電圧として駆動回路３に入力され
る。
ＶINが基準電圧源８によって定まる所定の電圧値より低
い場合には図１の回路と同じ動作を行う。印加された入
力電圧ＶINが基準電圧源８によって定まる所定の電圧値
より高い場合には、比較回路９からの出力によりＯＲ回
路１０が切換スイッチＳ１をｂ接点側に接続する。これ
により駆動回路３には、主スイッチングトランジスタＱ
１のしきい値電圧以上の入力電圧ＶINと駆動パルスが入
力され、主スイッチングトランジスタＱ１が動作するこ
とになり、ＤＣ−ＤＣコンバータ回路は起動する。起動
後の運転状態においては、ダイオードＤ２、ダイオード
Ｄ３の働きにより、入力電圧ＶINと出力電圧ＶO のうち
電圧の高い方が駆動電圧として駆動回路３に入力され
る。
【００１８】図５に示す本発明の第４の実施例は、図３
に示すＤＣ−ＤＣコンバータ回路と同様に、起動用スイ
ッチングトランジスタＱ２を駆動する駆動回路４の駆動
電圧をスイッチＳ２でオン・オフすることで、起動用ス
イッチングトランジスタＱ２の動作を停止させるもので
ある。図３と図５で異なるのは、図１と図４の回路の場
合と同様に、駆動回路３の駆動電圧の入力方法と切換回
路６ｄの構成であり、他は同一である。駆動回路３の駆
動電圧の入力方法は図４の回路と同一であり、切換回路
６ｄの構成もスイッチＳ２が２接点であり、そのスイッ
チＳ２は駆動回路４と入力端子１の間に設けてある事の
他は同一である。図５に示す回路の動作については、印
加された入力電圧ＶINが基準電圧源８によって定まる所
定の電圧値より低い場合は図３の回路と同じ動作を行
い、入力電圧ＶINが所定の電圧より高い場合には図４の
回路と同じ動作を行う。
に示すＤＣ−ＤＣコンバータ回路と同様に、起動用スイ
ッチングトランジスタＱ２を駆動する駆動回路４の駆動
電圧をスイッチＳ２でオン・オフすることで、起動用ス
イッチングトランジスタＱ２の動作を停止させるもので
ある。図３と図５で異なるのは、図１と図４の回路の場
合と同様に、駆動回路３の駆動電圧の入力方法と切換回
路６ｄの構成であり、他は同一である。駆動回路３の駆
動電圧の入力方法は図４の回路と同一であり、切換回路
６ｄの構成もスイッチＳ２が２接点であり、そのスイッ
チＳ２は駆動回路４と入力端子１の間に設けてある事の
他は同一である。図５に示す回路の動作については、印
加された入力電圧ＶINが基準電圧源８によって定まる所
定の電圧値より低い場合は図３の回路と同じ動作を行
い、入力電圧ＶINが所定の電圧より高い場合には図４の
回路と同じ動作を行う。
【００１９】なお、図４、図５において、比較回路７と
比較回路９は、同一の基準電圧源８より基準電圧が入力
されている。実用上、起動用スイッチングトランジスタ
Ｑ２の動作を停止させる入力電圧ＶINと出力電圧ＶO を
個別に設定させたい場合等には、二つの基準電圧源を設
け、比較回路７と比較回路９に異なる基準電圧源から基
準電圧を入力することもある。また、比較回路に３端子
入力のものを使用して基準電圧と他の２つの入力電圧を
比較させ、切換回路６ｃ、６ｄの回路構成を簡略化する
こともあり得る。
比較回路９は、同一の基準電圧源８より基準電圧が入力
されている。実用上、起動用スイッチングトランジスタ
Ｑ２の動作を停止させる入力電圧ＶINと出力電圧ＶO を
個別に設定させたい場合等には、二つの基準電圧源を設
け、比較回路７と比較回路９に異なる基準電圧源から基
準電圧を入力することもある。また、比較回路に３端子
入力のものを使用して基準電圧と他の２つの入力電圧を
比較させ、切換回路６ｃ、６ｄの回路構成を簡略化する
こともあり得る。
【００２０】図４に示すＤＣ−ＤＣコンバータ回路は、
入力電圧ＶINが所定の電圧よりも低い場合には起動用ス
イッチングトランジスタで起動し、出力電圧が所定の電
圧値以上となったことを検出した時にＰＷＭ回路の駆動
パルスの供給先を起動用スイッチングトランジスタから
主スイッチングトランジスタに切り換えることで、主ス
イッチングトランジスタが駆動を開始し、起動用スイッ
チングトランジスタが駆動を停止するものであった。図
６に示す本発明の第５の実施例は、出力電圧が主スイッ
チングトランジスタを駆動するのに充分な値となるまで
の時間だけ起動用スイッチングトランジスタを動作させ
る事で起動し、その後はＰＷＭ回路の駆動パルスの供給
先を起動用スイッチングトランジスタから主スイッチン
グトランジスタに切り換えるようにしたものである。
入力電圧ＶINが所定の電圧よりも低い場合には起動用ス
イッチングトランジスタで起動し、出力電圧が所定の電
圧値以上となったことを検出した時にＰＷＭ回路の駆動
パルスの供給先を起動用スイッチングトランジスタから
主スイッチングトランジスタに切り換えることで、主ス
イッチングトランジスタが駆動を開始し、起動用スイッ
チングトランジスタが駆動を停止するものであった。図
６に示す本発明の第５の実施例は、出力電圧が主スイッ
チングトランジスタを駆動するのに充分な値となるまで
の時間だけ起動用スイッチングトランジスタを動作させ
る事で起動し、その後はＰＷＭ回路の駆動パルスの供給
先を起動用スイッチングトランジスタから主スイッチン
グトランジスタに切り換えるようにしたものである。
【００２１】図６において、切換回路６ｅが基準電圧源
８、基準電圧源８からの基準電圧と入力端子１からの入
力電圧ＶINが入力される比較回路７、比較回路７からの
信号に応じて限時動作で切り換える３接点のスイッチＳ
３より構成されることの他は図４の回路と同一である。
ここでスイッチＳ３は、共通接続点をＰＷＭ回路５の出
力端と、ａ接点を駆動回路の入力端と、ｂ接点を駆動回
路３の入力端とそれぞれ接続してあり、その切換の限時
動作時間は、起動用スイッチングトランジスタＱ２が動
作することで時間と共に上昇する出力電圧が、主スイチ
ングトランジスタＱ１を駆動するのに充分な値となるよ
うに設定する。
８、基準電圧源８からの基準電圧と入力端子１からの入
力電圧ＶINが入力される比較回路７、比較回路７からの
信号に応じて限時動作で切り換える３接点のスイッチＳ
３より構成されることの他は図４の回路と同一である。
ここでスイッチＳ３は、共通接続点をＰＷＭ回路５の出
力端と、ａ接点を駆動回路の入力端と、ｂ接点を駆動回
路３の入力端とそれぞれ接続してあり、その切換の限時
動作時間は、起動用スイッチングトランジスタＱ２が動
作することで時間と共に上昇する出力電圧が、主スイチ
ングトランジスタＱ１を駆動するのに充分な値となるよ
うに設定する。
【００２２】入力電圧ＶINが印加された時、スイッチＳ
３は比較回路７から入力電圧ＶINが所定の電圧より低い
との信号を受け取ると、最初はａ接点側に接続され、所
定の時間が経過するとｂ接点側に切り換えられる。これ
により、先ず起動用スイッチングトランジスタＱ２が動
作して出力電圧ＶO を上昇させ、所定の時間が経過する
と主スイッチングトランジスタＱ１が動作を開始し、起
動用スイッチングトランジスタＱ２が動作を停止するこ
とになる。逆に、比較回路７から入力電圧ＶINが所定の
電圧より高いとの信号を受けるとスイッチＳ３はｂ接点
側に接続された状態のままとなり、主スイッチングトラ
ンジスタＱ１が起動時から動作を行うことになる。
３は比較回路７から入力電圧ＶINが所定の電圧より低い
との信号を受け取ると、最初はａ接点側に接続され、所
定の時間が経過するとｂ接点側に切り換えられる。これ
により、先ず起動用スイッチングトランジスタＱ２が動
作して出力電圧ＶO を上昇させ、所定の時間が経過する
と主スイッチングトランジスタＱ１が動作を開始し、起
動用スイッチングトランジスタＱ２が動作を停止するこ
とになる。逆に、比較回路７から入力電圧ＶINが所定の
電圧より高いとの信号を受けるとスイッチＳ３はｂ接点
側に接続された状態のままとなり、主スイッチングトラ
ンジスタＱ１が起動時から動作を行うことになる。
【００２３】図７に示す本発明の第６の実施例は、図６
に示すＤＣ−ＤＣコンバータ回路と同様に、出力電圧が
主スイッチングトランジスタを駆動するのに充分な値と
なるまでの時間だけ起動用スイッチングトランジスタを
動作させることで起動し、主スイッチングトランジスタ
が動作を開始した後に切換回路の限時動作により起動用
スイッチングトランジスタが動作を停止するようにした
ものである。図７において、切換回路６ｆのスイッチＳ
４が比較回路７からの出力に応じて限時動作でオン・オ
フする２接点スイッチであり、スイッチＳ４は駆動回路
４と入力端子１の間に設けられていることの他は図６の
回路と同一である。以上の実施例の説明において、主ス
イッチングトランジスタＱ１としてＮチャネルＭＯＳ
ＦＥＴを使用し、起動用スイッチングトランジスタＱ２
としてＮＰＮ型のバイポーラトランジスタを使用してい
るが、それぞれのトランジスタの極性は、これに限られ
ない。
に示すＤＣ−ＤＣコンバータ回路と同様に、出力電圧が
主スイッチングトランジスタを駆動するのに充分な値と
なるまでの時間だけ起動用スイッチングトランジスタを
動作させることで起動し、主スイッチングトランジスタ
が動作を開始した後に切換回路の限時動作により起動用
スイッチングトランジスタが動作を停止するようにした
ものである。図７において、切換回路６ｆのスイッチＳ
４が比較回路７からの出力に応じて限時動作でオン・オ
フする２接点スイッチであり、スイッチＳ４は駆動回路
４と入力端子１の間に設けられていることの他は図６の
回路と同一である。以上の実施例の説明において、主ス
イッチングトランジスタＱ１としてＮチャネルＭＯＳ
ＦＥＴを使用し、起動用スイッチングトランジスタＱ２
としてＮＰＮ型のバイポーラトランジスタを使用してい
るが、それぞれのトランジスタの極性は、これに限られ
ない。
【００２４】
【発明の効果】以上に述べたように、本発明は、ＭＯＳ
ＦＥＴによる主スイッチング素子に対してバイポーラ
トランジスタによる起動用スイッチング素子を並列に設
けた回路構成を有し、切換回路により、ＤＣ−ＤＣコン
バータ回路の入力電圧が所定の値より低い場合には、先
ず起動用スイッチング素子が動作を行うことで出力電圧
を上昇させることを特徴としている。これにより、入力
電圧がＭＯＳ ＦＥＴのしきい値電圧に達していなくと
も使用することができる、ＭＯＳ ＦＥＴを主スイッチ
ング素子としたＤＣ−ＤＣコンバータを提供することが
できる。
ＦＥＴによる主スイッチング素子に対してバイポーラ
トランジスタによる起動用スイッチング素子を並列に設
けた回路構成を有し、切換回路により、ＤＣ−ＤＣコン
バータ回路の入力電圧が所定の値より低い場合には、先
ず起動用スイッチング素子が動作を行うことで出力電圧
を上昇させることを特徴としている。これにより、入力
電圧がＭＯＳ ＦＥＴのしきい値電圧に達していなくと
も使用することができる、ＭＯＳ ＦＥＴを主スイッチ
ング素子としたＤＣ−ＤＣコンバータを提供することが
できる。
【図１】 本発明のＤＣ−ＤＣコンバータ回路の第１の
実施例の回路図。
実施例の回路図。
【図２】 図１に示す回路の各点における電流、電圧の
波形図。
波形図。
【図３】 本発明のＤＣ−ＤＣコンバータ回路の第２の
実施例の回路図。
実施例の回路図。
【図４】 本発明のＤＣ−ＤＣコンバータ回路の第３の
実施例の回路図。
実施例の回路図。
【図５】 本発明のＤＣ−ＤＣコンバータ回路の第４の
実施例の回路図。
実施例の回路図。
【図６】 本発明のＤＣ−ＤＣコンバータ回路の第５の
実施例の回路図。
実施例の回路図。
【図７】 本発明のＤＣ−ＤＣコンバータ回路の第６の
実施例の回路図。
実施例の回路図。
【図８】 従来のＤＣ−ＤＣコンバータ回路の一例の回
路図。
路図。
１ 入力端子 ２ 出力端子 Ｑ１ 主スイッチングトランジスタ Ｑ２ 起動用スイッチングトランジスタ ３ 駆動回路 ４ 駆動回路 ５ ＰＷＭ回路 ６ａ 切換回路 Ｓ１ 切換スイッチ ７ 比較回路 ８ 基準電圧源
Claims (4)
- 【請求項１】 主スイッチング素子としてＭＯＳ ＦＥ
Ｔを使用したＰＷＭ方式のＤＣ−ＤＣコンバータ回路に
おいて、該主スイッチング素子と並列にバイポーラトラ
ンジスタによる起動用スイッチング素子を設けたことを
特徴とするＤＣ−ＤＣコンバータ回路。 - 【請求項２】 請求項１のＤＣ−ＤＣコンバータ回路に
おいて、ＤＣ−ＤＣコンバータ回路の出力側より駆動電
圧の供給を受ける主スイッチング素子の駆動回路、該Ｄ
Ｃ−ＤＣコンバータ回路の入力側より駆動電圧の供給を
受ける起動用スイッチング素子の駆動回路及び、該ＤＣ
−ＤＣコンバータの出力電圧を検出し、該出力電圧値に
応じて該主スイッチング素子と該起動用スイッチング素
子の両方あるいは片方の動作状態を変更する切換回路を
具備し、起動時において、先ず起動用スイッチング素子
が動作して出力電圧を上昇させ、該出力電圧が所定の電
圧値よりも高くなると該起動用スイッチング素子に代わ
って該主スイッチング素子で駆動されることを特徴とす
るＤＣ−ＤＣコンバータ回路。 - 【請求項３】 請求項１のＤＣ−ＤＣコンバータ回路に
おいて、ＤＣ−ＤＣコンバータ回路の入力側と出力側の
うち電圧の高い方から選択的に駆動電圧の供給を受ける
主スイッチング素子の駆動回路、該ＤＣ−ＤＣコンバー
タ回路の入力側より駆動電圧の供給を受ける起動用スイ
ッチング素子の駆動回路及び、該ＤＣ−ＤＣコンバータ
回路の入力電圧及び出力電圧を検出し、該入力電圧値及
び出力電圧値に応じて該主スイッチング素子と該起動用
スイッチング素子の両方あるいは片方の動作状態を変更
する切換回路を具備し、起動時において、入力電圧が所
定の値より低い場合には、先ず起動用スイッチング素子
が動作して出力電圧を上昇させ、該出力電圧値が所定の
値より高くなると起動用スイッチング素子に代わって該
主スイッチング素子で駆動され、該ＤＣ−ＤＣコンバー
タ回路の入力電圧が所定の値より高い場合には、起動用
スイッチング素子は動作すること無く、主スイッチング
素子で駆動されることを特徴とするＤＣ−ＤＣコンバー
タ回路。 - 【請求項４】 請求項１のＤＣ−ＤＣコンバータ回路に
おいて、ＤＣ−ＤＣコンバータ回路の入力側と出力側の
うち電圧の高い方から選択的に駆動電圧の供給を受ける
主スイッチング素子の駆動回路、該ＤＣ−ＤＣコンバー
タ回路の入力側より駆動電圧の供給を受ける起動用スイ
ッチング素子の駆動回路及び、該ＤＣ−ＤＣコンバータ
回路の入力電圧を検出し、該入力電圧値に応じて該主ス
イッチング素子と該起動用スイッチング素子の両方ある
いは片方の動作状態を変更する、限時機能を有した切換
回路を具備し、起動時において、入力電圧が所定の値よ
り低い場合には、先ず該起動用スイッチング素子が動作
して出力電圧を上昇させ、前記切換回路の限時機能で設
定された時間が経過した後は該起動用スイッチング素子
に代わって該主スイッチング素子で駆動され、入力電圧
が所定の値より高い場合には、該起動用スイッチング素
子は動作すること無く、該主スイッチング素子で駆動さ
れることを特徴とするＤＣ−ＤＣコンバータ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17243693A JPH077935A (ja) | 1993-06-18 | 1993-06-18 | Ｄｃ−ｄｃコンバータ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17243693A JPH077935A (ja) | 1993-06-18 | 1993-06-18 | Ｄｃ−ｄｃコンバータ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH077935A true JPH077935A (ja) | 1995-01-10 |
Family
ID=15941951
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17243693A Pending JPH077935A (ja) | 1993-06-18 | 1993-06-18 | Ｄｃ−ｄｃコンバータ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH077935A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10250155A1 (de) * | 2002-10-28 | 2004-05-13 | Infineon Technologies Ag | Schaltnetzteil |
| JP2005304230A (ja) * | 2004-04-14 | 2005-10-27 | Tokyo Coil Engineering Kk | Ｄｃ−ｄｃコンバータの起動方法及び装置 |
| DE102016201504A1 (de) | 2016-02-01 | 2017-08-03 | Bayerische Motoren Werke Aktiengesellschaft | Verbesserter Stromrichter |
-
1993
- 1993-06-18 JP JP17243693A patent/JPH077935A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10250155A1 (de) * | 2002-10-28 | 2004-05-13 | Infineon Technologies Ag | Schaltnetzteil |
| DE10250155B4 (de) * | 2002-10-28 | 2008-11-06 | Infineon Technologies Ag | Schaltnetzteil |
| JP2005304230A (ja) * | 2004-04-14 | 2005-10-27 | Tokyo Coil Engineering Kk | Ｄｃ−ｄｃコンバータの起動方法及び装置 |
| DE102016201504A1 (de) | 2016-02-01 | 2017-08-03 | Bayerische Motoren Werke Aktiengesellschaft | Verbesserter Stromrichter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4436329B2 (ja) | 電力スイッチングデバイス用の絶縁ゲートドライバ回路 | |
| US5959850A (en) | Asymmetrical duty cycle flyback converter | |
| US20080303580A1 (en) | Control circuit for a high-side semiconductor switch for switching a supply voltage | |
| US5631810A (en) | Control of switching devices in synchronized-rectification system | |
| JP2009515501A (ja) | 半導体スイッチをガルバニック絶縁で制御する方法および回路装置 | |
| US6674654B2 (en) | DC-DC voltage converter | |
| JPH077935A (ja) | Ｄｃ−ｄｃコンバータ回路 | |
| US4899065A (en) | Pre-drive circuit | |
| JPH10210736A (ja) | 降圧型ｄｃ−ｄｃコンバータ | |
| JPH1175367A (ja) | Ｄｃ／ｄｃコンバータ | |
| JP3568024B2 (ja) | 電圧駆動型半導体素子のゲート駆動回路 | |
| JP3118424B2 (ja) | 自励式スイッチング電源 | |
| JP3379556B2 (ja) | スイッチング素子を有する回路装置 | |
| JP6514175B2 (ja) | スイッチング電源装置 | |
| JPH11234108A (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
| JP2005143282A (ja) | 降圧型ｐｗｍコンバータ | |
| JP2020150770A (ja) | ハイサイドドライバ、スイッチング回路、モータドライバ | |
| JP2569666B2 (ja) | コンバータ型直流電源の起動装置 | |
| JP2824469B2 (ja) | 半導体集積回路装置 | |
| JP2891990B1 (ja) | 広入力電圧範囲電源回路 | |
| JPH10136645A (ja) | 電源回路 | |
| EP1145415A1 (en) | A synchronous flyback converter | |
| JP2758477B2 (ja) | 携帯形情報機器 | |
| US20040109336A1 (en) | Integrated rectifying element | |
| JP4439157B2 (ja) | Ｄｃ−ｄｃコンバータ |