JP2569666B2 - コンバータ型直流電源の起動装置 - Google Patents
コンバータ型直流電源の起動装置Info
- Publication number
- JP2569666B2 JP2569666B2 JP62332929A JP33292987A JP2569666B2 JP 2569666 B2 JP2569666 B2 JP 2569666B2 JP 62332929 A JP62332929 A JP 62332929A JP 33292987 A JP33292987 A JP 33292987A JP 2569666 B2 JP2569666 B2 JP 2569666B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- drive
- time constant
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 A.産業上の利用分野 本発明は、トランスの一次側に接続されているスイッ
チング素子と、上記トランスの二次側に接続されている
整流回路部と、上記スイッチング素子を開閉駆動する駆
動回路部と、上記駆動回路部に与える駆動パルスを発生
するパルス発生回路部とを備えて成るコンバータ型直流
電源の起動装置に関する。
チング素子と、上記トランスの二次側に接続されている
整流回路部と、上記スイッチング素子を開閉駆動する駆
動回路部と、上記駆動回路部に与える駆動パルスを発生
するパルス発生回路部とを備えて成るコンバータ型直流
電源の起動装置に関する。
B.発明の概要 本発明は、トランスの一次側に接続されているスイッ
チング素子と、上記トランスの二次側に接続されている
整流回路部と、上記スイッチング素子を開閉駆動する駆
動回路部と、上記駆動回路部に与える駆動パルスを発生
するパルス発生回路部とを備えて成るコンバータ型直流
電源において、上記駆動回路部を上記パルス発生回路部
よりも遅らせて起動することによって、起動時に上記ス
イッチング素子に過大電流が流れるのを防止して、円滑
な起動を行うことができるようにしたものである。
チング素子と、上記トランスの二次側に接続されている
整流回路部と、上記スイッチング素子を開閉駆動する駆
動回路部と、上記駆動回路部に与える駆動パルスを発生
するパルス発生回路部とを備えて成るコンバータ型直流
電源において、上記駆動回路部を上記パルス発生回路部
よりも遅らせて起動することによって、起動時に上記ス
イッチング素子に過大電流が流れるのを防止して、円滑
な起動を行うことができるようにしたものである。
C.従来の技術 一般に、コンバータ型直流電源は、変換効率が高く、
任意の直流電圧を得ることが容易であることから、各種
電子機器内の作動電源として広く用いられている。
任意の直流電圧を得ることが容易であることから、各種
電子機器内の作動電源として広く用いられている。
この種のコンバータ型直流電源は、例えば第５図に示
すスイッチングレギュレータのように、電源トランス
（PT）の１次巻線（L1）に流れる電流をスイッチング素
子（QSW）にてスイッチングして、上記電源トランス（P
T）の２次巻線（L2）に得られる出力を整流回路部（RE
C）にて整流することにより出力端子（TOUT）に任意の
直流電圧出力を得る構成となっている。
すスイッチングレギュレータのように、電源トランス
（PT）の１次巻線（L1）に流れる電流をスイッチング素
子（QSW）にてスイッチングして、上記電源トランス（P
T）の２次巻線（L2）に得られる出力を整流回路部（RE
C）にて整流することにより出力端子（TOUT）に任意の
直流電圧出力を得る構成となっている。
すなわち、第５図に示す従来のスイッチングレギュレ
ータにおいて、安定化していない直流電源（PS）が電源
スイッチ（PSW）を介して接続される入力端子（TIN）
は、電源トランス（PT）の１次巻線（L1）とスイッチン
グ素子（QSW）を介して接地されているともに、上記ス
イッチング素子（QSW）の駆動回路部（DRV）および該駆
動回路部（DRV）に駆動パルス与える制御回路部（CNT）
の各電源入力端に時定数回路（TC）を介して接続されて
いる。また、上記電源トランス（PT）の２次巻線（L2）
は、整流回路部（REC）を構成する（D0）整流ダイオー
ドを介して出力端子（TOUT）に接続されているとともに
検出回路部（DET）に接続されている。
ータにおいて、安定化していない直流電源（PS）が電源
スイッチ（PSW）を介して接続される入力端子（TIN）
は、電源トランス（PT）の１次巻線（L1）とスイッチン
グ素子（QSW）を介して接地されているともに、上記ス
イッチング素子（QSW）の駆動回路部（DRV）および該駆
動回路部（DRV）に駆動パルス与える制御回路部（CNT）
の各電源入力端に時定数回路（TC）を介して接続されて
いる。また、上記電源トランス（PT）の２次巻線（L2）
は、整流回路部（REC）を構成する（D0）整流ダイオー
ドを介して出力端子（TOUT）に接続されているとともに
検出回路部（DET）に接続されている。
なお、上記整流回路部（REC）は、上記電源トランス
（PT）の２次巻線（L2）に接続された整流ダイオード
（D0）と平滑コンデンサ（C0）との直列接続回路にて構
成されている。また、上記時定数回路（TC）は、上記入
力端子（TIN）と接地間に直列接続された抵抗（Ｒ）と
コンデンサ（Ｃ）にて構成されている。
（PT）の２次巻線（L2）に接続された整流ダイオード
（D0）と平滑コンデンサ（C0）との直列接続回路にて構
成されている。また、上記時定数回路（TC）は、上記入
力端子（TIN）と接地間に直列接続された抵抗（Ｒ）と
コンデンサ（Ｃ）にて構成されている。
さらに、上記電源トランス（PT）には３次巻線（L3）
が設けてあり、この３次巻線（L3）が整流ダイオード
（Ｄ）を介して上記駆動回路部（DRV）および制御回路
部（CNT）の各電源入力端に接続されている。
が設けてあり、この３次巻線（L3）が整流ダイオード
（Ｄ）を介して上記駆動回路部（DRV）および制御回路
部（CNT）の各電源入力端に接続されている。
このような構成のスイッチレギュレータでは、上記電
源スイッチ（PSW）が閉成されると、上記直流電源（P
S）による電源電圧が上記時定数回路（TC）を介して各
電源入力端に印加される上記駆動回路部（DRV）および
制御回路部（CNT）が上記時定数回路（TC）の時定数で
決まる立ち上がり特性をもって起動されて、上記スイッ
チング素子（QSW）が上記制御回路部（CNT）から上記駆
動回路部（DRV）に与えられる駆動パルスに応じたスイ
ッチング動作を行い、起動後は上記電源トランス（PT）
の３次巻線（L3）に得られる出力の上記整流ダイオード
（Ｄ）による整流出力にて上記駆動回路部（DRV）およ
び制御回路部（CNT）が駆動される。
源スイッチ（PSW）が閉成されると、上記直流電源（P
S）による電源電圧が上記時定数回路（TC）を介して各
電源入力端に印加される上記駆動回路部（DRV）および
制御回路部（CNT）が上記時定数回路（TC）の時定数で
決まる立ち上がり特性をもって起動されて、上記スイッ
チング素子（QSW）が上記制御回路部（CNT）から上記駆
動回路部（DRV）に与えられる駆動パルスに応じたスイ
ッチング動作を行い、起動後は上記電源トランス（PT）
の３次巻線（L3）に得られる出力の上記整流ダイオード
（Ｄ）による整流出力にて上記駆動回路部（DRV）およ
び制御回路部（CNT）が駆動される。
そして、上記制御回路部（CNT）は、上記検出回路部
（DET）による検出出力に応じたパルス幅の駆動パルス
を形成して上記駆動回路部（DRV）に供給し、所謂パル
ス幅変調（PWM:Pulse Width Modulation）方式の制御動
作を行って、上記出力端子（TOUT）から出力する直流出
力の電圧を安定化するようになっている。
（DET）による検出出力に応じたパルス幅の駆動パルス
を形成して上記駆動回路部（DRV）に供給し、所謂パル
ス幅変調（PWM:Pulse Width Modulation）方式の制御動
作を行って、上記出力端子（TOUT）から出力する直流出
力の電圧を安定化するようになっている。
D.発明が解決しようとする問題点 ところで、上述のスイッチングレギュレータのように
直流電源（PS）による電源電圧が共通の時定数回路（T
C）を介して制御回路部（CNT）および駆動回路部（DR
V）の各電源入力端に印加される従来のコンバータ型直
流電源では、上記制御回路部（CNT）および駆動回路部
（DRV）が同時に起動されるので、PWM方式の制御動作を
行う上記制御回路部（CNT）にて形成される駆動パルス
の波形や発振周波数が起動時に乱れるために上記スイッ
チング素子（QSW）に大きな電流が流れてしまい、上記
スイッチング素子（QSW）の劣化や破壊等の虞れがあ
る。特に、上記スイッチング素子（QSW）として高増幅
度特性を有する電界効果型トランジスタを用いた場合に
は、上記駆動パルスの波形や発振周波数の乱れによる悪
影響を被り易く上記スイッチング素子（QSW）の劣化や
破壊等虞れが大きい。
直流電源（PS）による電源電圧が共通の時定数回路（T
C）を介して制御回路部（CNT）および駆動回路部（DR
V）の各電源入力端に印加される従来のコンバータ型直
流電源では、上記制御回路部（CNT）および駆動回路部
（DRV）が同時に起動されるので、PWM方式の制御動作を
行う上記制御回路部（CNT）にて形成される駆動パルス
の波形や発振周波数が起動時に乱れるために上記スイッ
チング素子（QSW）に大きな電流が流れてしまい、上記
スイッチング素子（QSW）の劣化や破壊等の虞れがあ
る。特に、上記スイッチング素子（QSW）として高増幅
度特性を有する電界効果型トランジスタを用いた場合に
は、上記駆動パルスの波形や発振周波数の乱れによる悪
影響を被り易く上記スイッチング素子（QSW）の劣化や
破壊等虞れが大きい。
そこで、本発明は、上述の如き従来の問題点に鑑み、
トランスの一次側に接続されているスイッチング素子
と、上記トランスの二次側に接続されている整流回路部
と、上記スイッチング素子を開閉駆動する駆動回路部
と、上記駆動回路部に与える駆動パルスを発生するパル
ス発生回路部とを備えて成るコンバータ型直流電源にお
いて、起動時に上記パルス発生回路部が上記駆動回路部
に与える駆動パルスの波形や発振周波数の乱れ及び動作
電圧の変動によって駆動回路部の動作が不安定となるこ
とによる悪影響を上記スイッチング素子に及ぼすことな
く、円滑に起動を行うことのできるようにした新規な構
成のコンバータ型直流電源の起動装置を提供するもので
ある。
トランスの一次側に接続されているスイッチング素子
と、上記トランスの二次側に接続されている整流回路部
と、上記スイッチング素子を開閉駆動する駆動回路部
と、上記駆動回路部に与える駆動パルスを発生するパル
ス発生回路部とを備えて成るコンバータ型直流電源にお
いて、起動時に上記パルス発生回路部が上記駆動回路部
に与える駆動パルスの波形や発振周波数の乱れ及び動作
電圧の変動によって駆動回路部の動作が不安定となるこ
とによる悪影響を上記スイッチング素子に及ぼすことな
く、円滑に起動を行うことのできるようにした新規な構
成のコンバータ型直流電源の起動装置を提供するもので
ある。
E.問題点を解決するための手段 本発明は、トランスの一次側に接続されているスイッ
チング素子と、上記トランスの二次側に接続されている
整流回路部と、上記スイッチング素子を開閉駆動する駆
動回路部と、上記駆動回路部に与える駆動パルスを発生
するパルス発生回路部とを備えて成るコンバータ型直流
電源において、上記パルス発生回路部に与える駆動電源
の立ち上がり特性を規定する第１の時定数回路と、上記
駆動回路に与える駆動電源の立ち上がり特性を規定する
第２の時定数回路とを設け、上記第１および第２の時定
数回路の時定数によって、上記パルス発生回路部の起動
よりも上記駆動回路部の起動を遅らせたことを特徴とし
ている。
チング素子と、上記トランスの二次側に接続されている
整流回路部と、上記スイッチング素子を開閉駆動する駆
動回路部と、上記駆動回路部に与える駆動パルスを発生
するパルス発生回路部とを備えて成るコンバータ型直流
電源において、上記パルス発生回路部に与える駆動電源
の立ち上がり特性を規定する第１の時定数回路と、上記
駆動回路に与える駆動電源の立ち上がり特性を規定する
第２の時定数回路とを設け、上記第１および第２の時定
数回路の時定数によって、上記パルス発生回路部の起動
よりも上記駆動回路部の起動を遅らせたことを特徴とし
ている。
F.作用 本発明に係るコンバータ型直流電源の起動装置では、
スイッチング素子を駆動する駆動回路部に与える駆動パ
ルスを発生するパルス発生回路部の駆動電源の立ち上が
りを第１の時定数回路にて規定し、上記駆動パルスの与
えられる上記駆動回路部の駆動電源の立ち上がりを第２
の時定数回路にて規定して、上記駆動回路部を上記パル
ス発生回路部よりも遅らせて起動する。
スイッチング素子を駆動する駆動回路部に与える駆動パ
ルスを発生するパルス発生回路部の駆動電源の立ち上が
りを第１の時定数回路にて規定し、上記駆動パルスの与
えられる上記駆動回路部の駆動電源の立ち上がりを第２
の時定数回路にて規定して、上記駆動回路部を上記パル
ス発生回路部よりも遅らせて起動する。
G.実施例 以下、本発明をスイッチングレギュレータに適用した
一実施例について、図面に従い詳細に説明する。
一実施例について、図面に従い詳細に説明する。
第１図のブロック回路図は、本発明に係るコンバータ
型直流電源の起動装置の基本構成を示している。
型直流電源の起動装置の基本構成を示している。
この第１図に示す実施例は、上述の第５図に示した従
来のスイッチングレギュレータに本発明を適用したもの
で、入力端子（TIN）と接地間に直列接続した抵抗
（R1）とコンデンサ（C1）にて構成した第１の時定数回
路（TC1）と、上記第１の時定数回路（TC1）の出力端す
なわち上記抵抗（R1）とコンデンサ（C1）との接続点と
接地間に直列接続された抵抗（R2）とコンデンサ（C2）
にて構成した第２の時定数回路（TC2）を備え、制御回
路部（CNT）の電源入力端を上記第１の時定数回路（T
C1）を介して上記入力端子（TIN）に接続し、駆動回路
部（DRV）の電源入力端を上記第１および第２の時定数
回路（TC1），（TC2）の直列接続回路を介して上記入力
端子（TIN）に接続した構成となっている。
来のスイッチングレギュレータに本発明を適用したもの
で、入力端子（TIN）と接地間に直列接続した抵抗
（R1）とコンデンサ（C1）にて構成した第１の時定数回
路（TC1）と、上記第１の時定数回路（TC1）の出力端す
なわち上記抵抗（R1）とコンデンサ（C1）との接続点と
接地間に直列接続された抵抗（R2）とコンデンサ（C2）
にて構成した第２の時定数回路（TC2）を備え、制御回
路部（CNT）の電源入力端を上記第１の時定数回路（T
C1）を介して上記入力端子（TIN）に接続し、駆動回路
部（DRV）の電源入力端を上記第１および第２の時定数
回路（TC1），（TC2）の直列接続回路を介して上記入力
端子（TIN）に接続した構成となっている。
そして、この実施例のスイッチングレギュレータで
は、上記制御回路部（CNT）の電源入力端に印加される
駆動電圧が第２図の（Ａ）に実線にて示すような立ち上
がり特性（f1）を呈するように上記第１の時定数回路
（TC1）の時定数を設定し、また、上記駆動回路部（DR
V）の電源入力端に印加される駆動電圧が第２図の
（Ｂ）に破線にて示すような立ち上がり特性（f2）を呈
するように上記第１および第２の時定数回路（TC1），
（TC2）の総合時定数を設定してある。
は、上記制御回路部（CNT）の電源入力端に印加される
駆動電圧が第２図の（Ａ）に実線にて示すような立ち上
がり特性（f1）を呈するように上記第１の時定数回路
（TC1）の時定数を設定し、また、上記駆動回路部（DR
V）の電源入力端に印加される駆動電圧が第２図の
（Ｂ）に破線にて示すような立ち上がり特性（f2）を呈
するように上記第１および第２の時定数回路（TC1），
（TC2）の総合時定数を設定してある。
すなわち、このスイッチングレギュレータでは、上記
電源スイッチ（PSW）が閉成されて直流電源（PS）によ
る電源電圧が上記入力端に印加されると、上記制御回路
部（CNT）の電源入力端の電源電圧が上記第１の時定数
回路（TC1）の時定数による立ち上がり特性（f1）をも
って上昇し、また、上記駆動回路部（DRV）の電源入力
端の電源電圧が上記第１および第２の時定数回路（T
C1），（TC2）の総合時定数による立ち上がり特性
（f2）をもって上昇することにより、先ず上記制御回路
部（CNT）が起動され、上記制御回路部（CNT）が安定状
態になるに必要な時間（Ｔ）だけ遅れて上記駆動回路部
（DRV）が上記制御回路部（CNT）よりも遅れて起動さ
れ、上記制御回路部（CNT）にて与えられる駆動パルス
に応じて、上記駆動回路部（DRV）が第２図の（Ｂ）に
示すようにスイッチング素子（QSW）のスイッチング駆
動を開始する。
電源スイッチ（PSW）が閉成されて直流電源（PS）によ
る電源電圧が上記入力端に印加されると、上記制御回路
部（CNT）の電源入力端の電源電圧が上記第１の時定数
回路（TC1）の時定数による立ち上がり特性（f1）をも
って上昇し、また、上記駆動回路部（DRV）の電源入力
端の電源電圧が上記第１および第２の時定数回路（T
C1），（TC2）の総合時定数による立ち上がり特性
（f2）をもって上昇することにより、先ず上記制御回路
部（CNT）が起動され、上記制御回路部（CNT）が安定状
態になるに必要な時間（Ｔ）だけ遅れて上記駆動回路部
（DRV）が上記制御回路部（CNT）よりも遅れて起動さ
れ、上記制御回路部（CNT）にて与えられる駆動パルス
に応じて、上記駆動回路部（DRV）が第２図の（Ｂ）に
示すようにスイッチング素子（QSW）のスイッチング駆
動を開始する。
そして、上記スイッチング素子（QSW）がスイッチン
グ動作を開始すると、上記電源トランス（PT）の３次巻
線（L3）に得られる出力を整流ダイオード（Ｄ）を整流
した整流出力にて上記駆動回路部（DRV）および制御回
路部（CNT）が駆動される。
グ動作を開始すると、上記電源トランス（PT）の３次巻
線（L3）に得られる出力を整流ダイオード（Ｄ）を整流
した整流出力にて上記駆動回路部（DRV）および制御回
路部（CNT）が駆動される。
そして、上記制御回路部（CNT）は、上記電源トラン
ス（PT）の２次巻線（L2）に接続された整流ダイオード
（D0）と平滑コンデンサ（C0）との直列接続回路にて構
成された整流回路部（REC）による整流出力の電圧を検
出する検出回路部（DET）による検出出力に応じたパル
ス幅の駆動パルスを形成して上記駆動回路部（DRV）に
供給し、所謂パルス幅変調（PWM:Pulse Width Modulati
on）方式の制御動作を行って、上記整流回路部（REC）
から出力端子（TOUT）に出力する直流出力の電圧を安定
化する。
ス（PT）の２次巻線（L2）に接続された整流ダイオード
（D0）と平滑コンデンサ（C0）との直列接続回路にて構
成された整流回路部（REC）による整流出力の電圧を検
出する検出回路部（DET）による検出出力に応じたパル
ス幅の駆動パルスを形成して上記駆動回路部（DRV）に
供給し、所謂パルス幅変調（PWM:Pulse Width Modulati
on）方式の制御動作を行って、上記整流回路部（REC）
から出力端子（TOUT）に出力する直流出力の電圧を安定
化する。
上述の第１図に示した実施例における駆動回路部（DR
V）は、例えば第３図に示す第１の具体例のように、PNP
トランジスタ（QP）とNPNトランジスタ（QN）によるSEP
回路にて構成される。
V）は、例えば第３図に示す第１の具体例のように、PNP
トランジスタ（QP）とNPNトランジスタ（QN）によるSEP
回路にて構成される。
上記各トランジスタ（QP），（QN）の各コレクタは、
スイッチング素子（QSW）として用いた電界効果型トラ
ンジスタのゲートに共通接続される。また、上記各トラ
ンジスタ（QP），（QN）の各ベースは、制御回路部（CN
T）に共通接続される。さらに、上記NPNトランジスタ
（QN）のエミッタは接地され、また、上記PNPトランジ
スタ（QP）のエミッタは、第２の時定数回路（TC2）を
構成している抵抗（R2）とコンデンサ（C2）の接続点に
接続される。
スイッチング素子（QSW）として用いた電界効果型トラ
ンジスタのゲートに共通接続される。また、上記各トラ
ンジスタ（QP），（QN）の各ベースは、制御回路部（CN
T）に共通接続される。さらに、上記NPNトランジスタ
（QN）のエミッタは接地され、また、上記PNPトランジ
スタ（QP）のエミッタは、第２の時定数回路（TC2）を
構成している抵抗（R2）とコンデンサ（C2）の接続点に
接続される。
この第１の具体例では、入力端子（TIN）と接地間に
直列接続した抵抗（Ｒ）とツェナーダイオード（ZD）と
の接続点にベースが接続されたNPNトランジスタ（Q0）
を備え、上記NPNトランジスタ（Q0）のコレクタを上記
入力端子（TIN）に接続している抵抗（R1）と、上記NPN
トランジスタ（Q0）のエミッタを接地しているコンデン
サ（C1）にて第１の時定数回路（TC1）が構成されてい
る。
直列接続した抵抗（Ｒ）とツェナーダイオード（ZD）と
の接続点にベースが接続されたNPNトランジスタ（Q0）
を備え、上記NPNトランジスタ（Q0）のコレクタを上記
入力端子（TIN）に接続している抵抗（R1）と、上記NPN
トランジスタ（Q0）のエミッタを接地しているコンデン
サ（C1）にて第１の時定数回路（TC1）が構成されてい
る。
上記NPNトランジスタ（Q0）は、上記入力端子（TIN）
に直流電源が供給されるオン状態になって、上記ツェナ
ーダイオード（ZD）のツェナー電圧にて規定される電圧
を制御回路部（CNT）に供給する。
に直流電源が供給されるオン状態になって、上記ツェナ
ーダイオード（ZD）のツェナー電圧にて規定される電圧
を制御回路部（CNT）に供給する。
さらに、この第１の具体例では、上記制御回路部（CN
T）の出力がコンデンサ（Ｃ）を介して供給される検波
回路（DETP）と、この検波回路（DETP）の出力にて駆動
制御されるスイッチング回路（SWP）を備えており、上
記制御回路（CNT）にて形成されるPWM制御方式の駆動パ
ルスが安定状態になっていることを上記検波回路（DE
TP）にて検出して上記スイッチング回路（SWP）を作動
させることによって、駆動回路部（DRV）の電源入力端
の駆動電圧が上記第２の時定数回路（TC2）の時定数に
て決まる立ち上がり特性をもって上昇させるようになっ
ている。
T）の出力がコンデンサ（Ｃ）を介して供給される検波
回路（DETP）と、この検波回路（DETP）の出力にて駆動
制御されるスイッチング回路（SWP）を備えており、上
記制御回路（CNT）にて形成されるPWM制御方式の駆動パ
ルスが安定状態になっていることを上記検波回路（DE
TP）にて検出して上記スイッチング回路（SWP）を作動
させることによって、駆動回路部（DRV）の電源入力端
の駆動電圧が上記第２の時定数回路（TC2）の時定数に
て決まる立ち上がり特性をもって上昇させるようになっ
ている。
上記検波回路（DETP）は、２個のダイオード（D1），
（D2）とコンデンサ（C3）等にて構成されている。
（D2）とコンデンサ（C3）等にて構成されている。
また、上記スイッチング回路（SWP）は、上記検波回
路（DETP）の出力によってオンとなって上記第２の時定
数回路（TC2）の抵抗（R2）とコンデンサ（C2）との接
続点を接地するように接続された２個のNPNトランジス
タ（Q1），（Q2）にて構成されている。
路（DETP）の出力によってオンとなって上記第２の時定
数回路（TC2）の抵抗（R2）とコンデンサ（C2）との接
続点を接地するように接続された２個のNPNトランジス
タ（Q1），（Q2）にて構成されている。
なお、第４図に示す第２の具体例のように、制御回路
部（CNT）にて形成されるPWM制御方式の駆動パルスが安
定状態になっていること検出する検波回路（DETP）の出
力にて作動するスイッチング回路（SWP′）をNPNトラン
ジスタ（Q1）とNPNトランジスタ（Q3）にて構成し、制
御回路部（CNT）の駆動電源の立ち上がり特性を規定す
る第１の時定数回路（TC1）と駆動回路（DRV）の駆動電
源の立ち上がり特性を規定する第２の時定数回路（T
C2）との間を上記NPNトランジスタ（Q3）にて接続する
ようにしても良い。
部（CNT）にて形成されるPWM制御方式の駆動パルスが安
定状態になっていること検出する検波回路（DETP）の出
力にて作動するスイッチング回路（SWP′）をNPNトラン
ジスタ（Q1）とNPNトランジスタ（Q3）にて構成し、制
御回路部（CNT）の駆動電源の立ち上がり特性を規定す
る第１の時定数回路（TC1）と駆動回路（DRV）の駆動電
源の立ち上がり特性を規定する第２の時定数回路（T
C2）との間を上記NPNトランジスタ（Q3）にて接続する
ようにしても良い。
H.発明の効果 本発明に係るコンバータ型直流電源の起動装置では、
スイッチング素子を駆動する駆動回路部に与える駆動パ
ルスを発生するパルス発生回路部の駆動電源の立ち上が
りを第１の時定数回路にて規定し、上記第１の時定数回
路の時定数よりも大きな時定数の第２の時定数回路にて
上記駆動回路部の駆動電源の立ち上がりを規定し、上記
駆動回路部を上記パルス発生回路部よりも遅らせて起動
するので、起動時に上記スイッチング素子に過大電流が
流れることがなく、上記スイッチング素子として高増幅
度特性を有する電界効果型トランジスタ等を用いても円
滑な起動を行うことができる。
スイッチング素子を駆動する駆動回路部に与える駆動パ
ルスを発生するパルス発生回路部の駆動電源の立ち上が
りを第１の時定数回路にて規定し、上記第１の時定数回
路の時定数よりも大きな時定数の第２の時定数回路にて
上記駆動回路部の駆動電源の立ち上がりを規定し、上記
駆動回路部を上記パルス発生回路部よりも遅らせて起動
するので、起動時に上記スイッチング素子に過大電流が
流れることがなく、上記スイッチング素子として高増幅
度特性を有する電界効果型トランジスタ等を用いても円
滑な起動を行うことができる。
第１図は本発明をスイッチングレギュレータに適用した
実施例を示すブロック回路図であり、第２図は上記実施
例の動作を説明するための波形図であり、第３図は上記
スイッチングレギュレータの第１の具体例を示す回路図
であり、第４図は同じく上記スイッチングレギュレータ
の第２の具体例を示す回路図である。 第５図は従来のスイッチングレギュレータの構成を示す
ブロック回路図である。 TIN……入力端子 TOUT……入力端子 TC1……第１の時定数回路 TC2……第２の時定数回路 PT……トランス L1……１次巻線 L2……２次巻線 REC……整流回路部 CNT……制御回路部 DRV……駆動回路部 QSW……スイッチング素子
実施例を示すブロック回路図であり、第２図は上記実施
例の動作を説明するための波形図であり、第３図は上記
スイッチングレギュレータの第１の具体例を示す回路図
であり、第４図は同じく上記スイッチングレギュレータ
の第２の具体例を示す回路図である。 第５図は従来のスイッチングレギュレータの構成を示す
ブロック回路図である。 TIN……入力端子 TOUT……入力端子 TC1……第１の時定数回路 TC2……第２の時定数回路 PT……トランス L1……１次巻線 L2……２次巻線 REC……整流回路部 CNT……制御回路部 DRV……駆動回路部 QSW……スイッチング素子
Claims (1)
- 【請求項１】トランスの一次側に接続されているスイッ
チング素子と、上記トランスの二次側に接続されている
整流回路部と、上記スイッチング素子を開閉駆動する駆
動回路部と、上記駆動回路部に与える駆動パルスを発生
するパルス発生回路部とを備えて成るコンバータ型直流
電源において、 上記パルス発生回路部に与える駆動電源の立ち上がり特
性を規定する第１の時定数回路と、上記駆動回路部に与
える駆動電源の立ち上がり特性を規定する第２の時定数
回路とを設け、 上記第１および第２の時定数回路の時定数によって、上
記パルス発生回路部の起動よりも上記駆動回路部の起動
を遅らせたことを特徴とするコンバータ型直流電源の起
動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62332929A JP2569666B2 (ja) | 1987-12-28 | 1987-12-28 | コンバータ型直流電源の起動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62332929A JP2569666B2 (ja) | 1987-12-28 | 1987-12-28 | コンバータ型直流電源の起動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01174269A JPH01174269A (ja) | 1989-07-10 |
| JP2569666B2 true JP2569666B2 (ja) | 1997-01-08 |
Family
ID=18260392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62332929A Expired - Lifetime JP2569666B2 (ja) | 1987-12-28 | 1987-12-28 | コンバータ型直流電源の起動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2569666B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920005724Y1 (ko) * | 1990-05-11 | 1992-08-20 | 삼성전자 주식회사 | 보조전원 방전회로가 내지된 smps |
| JP2752796B2 (ja) * | 1991-02-08 | 1998-05-18 | 日本電気アイシーマイコンシステム株式会社 | スイッチング電源回路 |
-
1987
- 1987-12-28 JP JP62332929A patent/JP2569666B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01174269A (ja) | 1989-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3351400B2 (ja) | スイッチング電源装置 | |
| JPH0357713B2 (ja) | ||
| JPH0357712B2 (ja) | ||
| JP3358588B2 (ja) | スイッチング電源回路 | |
| JP2569666B2 (ja) | コンバータ型直流電源の起動装置 | |
| JP2783286B2 (ja) | スイツチング電源回路装置 | |
| JP2002171750A (ja) | 電源装置 | |
| JPH08168269A (ja) | インバータの駆動回路 | |
| JP2794665B2 (ja) | コンバータ型直流電源の保護装置 | |
| JP3416715B2 (ja) | スイッチング電源回路 | |
| JPH06165484A (ja) | 電圧変換装置 | |
| JP3811174B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3377128B2 (ja) | スイッチング電源装置 | |
| JPH0357711B2 (ja) | ||
| JP2656070B2 (ja) | 定電流入力型ｄｃ−ｄｃコンバータ | |
| JPH07327369A (ja) | 電源装置 | |
| JP2548026Y2 (ja) | スイッチング電源装置 | |
| JPH0357710B2 (ja) | ||
| JPS63121468A (ja) | スイツチングレギユレ−タ | |
| JPS6325908Y2 (ja) | ||
| JP2729478B2 (ja) | コンバータ | |
| JP3809266B2 (ja) | 高圧発生装置 | |
| JP3287039B2 (ja) | スイッチング電源装置 | |
| JPH034155Y2 (ja) | ||
| JP3689707B2 (ja) | Ｄｃ−ｄｃコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 12 |