DE10250155A1 - Schaltnetzteil - Google Patents

Schaltnetzteil Download PDF

Info

Publication number
DE10250155A1
DE10250155A1 DE10250155A DE10250155A DE10250155A1 DE 10250155 A1 DE10250155 A1 DE 10250155A1 DE 10250155 A DE10250155 A DE 10250155A DE 10250155 A DE10250155 A DE 10250155A DE 10250155 A1 DE10250155 A1 DE 10250155A1
Authority
DE
Germany
Prior art keywords
switch
mode
standby
main switch
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE10250155A
Other languages
English (en)
Other versions
DE10250155B4 (de
Inventor
Markus Strecker
Llia Dr. Zverev
Erich Dr. Griebl
Michael Herfurth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10250155A priority Critical patent/DE10250155B4/de
Publication of DE10250155A1 publication Critical patent/DE10250155A1/de
Application granted granted Critical
Publication of DE10250155B4 publication Critical patent/DE10250155B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dc-Dc Converters (AREA)

Abstract

Es wird ein Schaltnetzteil vorgeschlagen, bei welchem die auftretende Verlustleistung im Bereitschaftsmodus dadurch reduziert ist, dass eine vorgesehene Schaltereinheit (S) einen Hauptschalter (SW1) für einen Betriebsmodus und einen Bereitschaftsschalter (SW2) für den Bereitschaftsmodus aufweist, wobei der Bereitschaftsschalter (SW2) mit einer geringeren Verlustleistung ausgebildet ist als der Hauptschalter (SW1). Zusätzlich ist eine vorgesehene Ansteuereinrichtung (C) für die Schaltereinheit (S) derart ausgebildet, dass im Betriebsmodus der Hauptschalter (SW1) steuerbar einschaltbar und im Bereitschaftsmodus nur der Bereitschaftsschalter (SW2), nicht aber der Hauptschalter (SW1) steuerbar einschaltbar ist.

Description

  • Die vorliegende Erfindung betrifft ein Schaltnetzteil sowie ein Verfahren zum Steuern eines Schaltnetzteils.
  • Bei vielen elektronischen Geräten ist neben einer Hauptstromversorgung eine Hilfsstromversorgung oder eine Hilfsstromversorgungseinrichtung notwendig, um bei bestimmten Betriebsarten der elektronischen Geräte, bei welchen die Hauptstromversorgung, zum Beispiel aus Stromsparerfordernissen, abgeschaltet wird, in Betrieb verbleibende Komponenten mit elektrischer Energie zu versorgen.
  • Häufig werden derartige Hauptstromversorgungen und Hilfsstromversorgungen in einer gemeinsamen Stromversorgungseinrichtung realisiert, welche als Schaltnetzteile ausgebildet sind. Dabei muss ein derartiges Schaltnetzteil also sowohl einen normalen Betriebsmodus zur Versorgung sämtlicher Komponenten als auch einen Teillastmodus, insbesondere einen Bereitschaftsmodus oder Stand-By-Modus zur Versorgung ausschließlich bestimmter Anteile einer zu versorgenden Einheit realisieren.
  • Schaltnetzteile weisen eine Schaltereinheit auf, welche gesteuert getaktet angesteuert oder eingeschaltet wird, um einen Transformationsvorgang zu realisieren. Die Schaltereinheit muss in der Lage sein, sämtliche Leistungsanforderungen sowohl des Teillastmodus, insbesondere des Bereitschaftsmodus oder Stand-By-Modus als auch des eigentlichen normalen Betriebsmodus zu erfüllen. Dies führt aber in nachteilhafter Weise dazu, dass aufgrund dieser Randbedingungen und Stabilitätsanforderungen an die Schalteinheit im Teillastmodus, insbesondere im Bereitschaftsmodus oder Stand-By-Modus be kannte Schaltereinheiten eine im Vergleich zur aufzubringenden Schaltleistung hohe Verlustleistung besitzen.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Schaltnetzteil derart weiterzubilden, dass sowohl der Betriebsmodus als auch der Teillastmodus, insbesondere der Bereitschaftsmodus und unter Aufbringung möglichst geringer Verlustleistungen durch die im Schaltnetzteil verwendete Schaltereinheit zuverlässig realisierbar sind.
  • Die Aufgabe wird bei einem Schaltnetzteil erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst. Des Weiteren wird die Aufgabe durch ein Ansteuerverfahren für ein Schaltnetzteil erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 10 gelöst. Vorteilhafte Weiterbildungen sind jeweils Gegenstand der abhängigen Unteransprüche.
  • Das erfindungsgemäße Schaltnetzteil ist gekennzeichnet durch einen Primärstrom-/-spannungseingangsbereich, welcher zum Empfang eines Primärstroms und/oder einer Primärspannung ausgebildet ist, und durch einen Sekundärstrom-/-spannungsausgangsbereich, welcher zur Erzeugung und zur Ausgabe eines Sekundärstroms und/oder einer Sekundärspannung ausgebildet ist. Ferner ist eine Schaltereinheit vorgesehen, welche zwischen dem Primärstrom-/-spannungseingangsbereich und dem Sekundärstrom-/-spannungsaungangsbereich und zur gesteuerten oder steuerbaren und getakteten Übergabe oder Übertragung des Primärstroms und/oder der Primärspannung vom Primärstrom-/-spannungseingangsbereich zum Sekundärstrom-/-spannungsausgangsbereich ausgebildet ist. Auch ist eine Ansteuereinrichtung vorgesehen, durch welche die Schaltereinheit getaktet ansteuerbar oder einschaltbar ist. Erfindungsgemäß weist die Schaltereinheit einen ersten oder Hauptschalter, welcher für einen Betriebsmodus des Schaltnetzteils ausgebildet ist, und einen zweiten oder Teillast- oder Bereitschaftsschalter auf, welcher zum ersten oder Hauptschalter parallel geschaltet ist und welcher für einen Teillastmodus, insbesondere einen Bereitschaftsmodus oder Stand-By-Modus des Schaltnetzteils ausgelegt ist und eine geringere Leistungsaufnahme und/oder Verlustleistung besitzt als der erste oder Hauptschalter. Ferner ist erfindungsgemäß die Ansteuereinrichtung ausgebildet, im Betriebsmodus den ersten oder Hauptschalter anzusteuern oder einzuschalten und im Teillastmodus, insbesondere im Bereitschaftsmodus den zweiten oder Teillast- oder Bereitschaftsschalter anzusteuern oder einzuschalten und den ersten oder Hauptschalter nicht anzusteuern oder einzuschalten.
  • Es ist somit eine Kernidee der vorliegenden Erfindung, die im Schaltnetzteil für die Funktion notwendige Schaltereinheit durch einen ersten oder Hauptschalter zu realisieren, welcher für den normalen Betriebsmodus zuständig ist, und diesem einen zweiten oder Teillast- oder Bereitschaftsschalter hinzuzufügen, welcher dem ersten oder Hauptschalter parallel geschaltet ist und der Schaltnetzteilfunktion für den Teillastmodus, insbesondere den Bereitschaftsmodus oder Stand-By-Modus dient. Dadurch ist es erfindungsgemäß möglich, die beiden separaten Schalter, nämlich den ersten oder Hauptschalter und den zweiten oder Teillast- oder Bereitschaftsschalter, entsprechend der jeweiligen zugewiesenen Betriebsmodi, nämlich dem normalen Betriebsmodus und dem Teillastmodus, insbesondere dem Bereitschaftsmodus oder Stand-By-Modus, mit geeigneten elektrischen Parametern derart auszubilden, dass sich in vorteilhafter Weise insgesamt gesehen möglichst geringe Verluste einstellen, insbesondere während des Teillastmodus, insbesondere des Stand-By-Betriebs des Schaltnetzteils.
  • Im Sinne der Erfindung wird unter dem Bereitschaftsmodus oder Stand-By-Modus ein Spezialfall des Teillastmodus verstanden. Diese Begriffe werden nachfolgend synonym verwendet. Das gleiche gilt für die Begriffe zweiter oder Teillast- oder Bereitschaftsschalter.
  • Entsprechend ist es bei einer vorteilhaften Weiterbildung des erfindungsgemäßen Schaltnetzteils vorgesehen, dass der zweite oder Teillast- oder Bereitschaftsschalter eine geringe parasitäre Kapazität aufweist, insbesondere geringer als die des ersten oder Hauptschalters. Es soll erreicht werden, dass der zweite oder Teillast- oder Bereitschaftsschalter im Teillastbereich eine geringere Verlustleistung aufweist als der erste Hauptschalter. Hierbei sind sowohl die Schalt- als auch die Durchlassverluste zu betrachten. Die Durchlassverluste werden beim MOS-Transistor über den Einschaltwiderstand und den Laststrom bestimmt, beim IGBT über den Spannungsabfall von Kollektor zu Emitter und den Laststrom. Die wesentlichen Schaltverluste eines IGBT sind die Tail-Verluste, bei MOS-Transistoren die Verluste, die durch das Umladen von Kapazitäten entstehen. Hierbei spielen sowohl die Gate-Kapazität als auch die Drain-Source-Kapazität eine Rolle.
  • Bei einer anderen Weiterbildung des erfindungsgemäßen Schaltnetzteils ist es vorgesehen, dass der erste oder Hauptschalter und der zweite oder Teillast- oder Bereitschaftsschalter jeweils einen Steueranschluss oder Steuereingang aufweisen und dass die Steueranschlüsse oder Steuereingänge über getrennte Steuerleitungen mit der Ansteuereinrichtung verbindbar oder verbunden sind. Alternativ kann es vorgesehen sein, dass separate oder getrennte Steuerleitungen für die jeweiligen Steueranschlüsse oder Steuereingänge des ersten oder Hauptschalters und des zweiten oder Teillast- oder Bereitschaftsschalters vorgesehen sind.
  • Bei einer besonders vorteilhaften Ausgestaltungsform des erfindungsgemäßen Schaltnetzteils ist es vorgesehen, dass eine gemeinsame Steuerleitung ausgebildet ist und dass der erste oder Hauptschalter eine Einsatzspannung, Schaltspannung oder Schwellenspannung besitzt, welche größer ist als die Einsatzspannung, Schaltspannung oder Schwellenspannung des zweiten oder Teillast- oder Bereitschaftsschalters. Auf diese Art und Weise lässt sich beim Vorhandensein nur einer einzigen Steuerleitung über die Wahl der Schaltpegel auswählen, ob für den Betriebsmodus der erste oder Hauptschalter geschaltet wird, nämlich durch Wahl eines Schaltsignals mit einem hohen Pegel, oder ob im Teillastmodus, insbesondere im Bereitschaftsmodus der zweite oder Teillast- oder Bereitschaftsschalter geschaltet wird, nämlich durch Wahl des Schaltsignals mit einem niedrigen Pegel, durch welchen der erste oder Hauptschalter nicht geschaltet wird.
  • Der erste oder Hauptschalter kann als IGBT oder als MOSFET ausgebildet sein.
  • Der zweite oder Teillast- oder Bereitschaftsschalter kann ebenfalls als IGBT oder als MOSFET ausgebildet sein.
  • Besonders vorteilhaft ist es jedoch, wenn gemäß einer weiteren bevorzugten Ausführungsform des erfindungsgemäßen Schaltnetzteils der erste oder Hauptschalter als IGBT und der zweite oder Teillast- oder Bereitschaftsschalter als MOSFET ausgebildet ist, wobei der MOSFET des zweiten oder Teillast- oder Bereitschaftsschalters insbesondere eine Bodydiode aufweist, welche als Freilaufdiode geschaltet ist. Bei der Verwendung einer Übertrager-Topologie, die den Einsatz einer Freilaufdiode erfordert, ergeben sich Vorteile aus einer im MOS integrierten Body-Diode, die als solche genutzt werden kann. Eine Freilaufdiode ermöglicht in einer Schaltung eine Stromkontinuität beim Schalten von induktiven Lasten. Eine Body-Diode eines N-MOS-Transistors erlaubt einen Strom durch das ausgeschaltete Bauelement in der Richtung Source nach Drain.
  • Es ist weiterhin besonders vorteilhaft, wenn der erste oder Hauptschalter und der zweite oder Teillast- oder Bereitschaftsschalter Eingangsanschlüsse oder Eingänge, insbesondere Sourceanschlüsse oder Emitteranschlüsse aufweisen, welche miteinander verbunden sind. Alternativ können die Eingangsanschlüsse oder Eingänge des ersten oder Hauptschalters und des zweiten oder Bereitschaftsschalters auch voneinander getrennt sein. Alternativ oder zusätzlich ist es vorgesehen, dass der erste oder Hauptschalter und der zweite oder Teillast- oder Bereitschaftsschalter Ausgangsanschlüsse oder Ausgänge, insbesondere Drainanschlüsse oder Kollektoranschlüsse aufweisen, welche miteinander verbunden sind. Die Ausgangsanschlüsse oder Ausgänge des ersten oder Hauptschalters und des zweiten oder Teillast- oder Bereitschaftsschalters auch voneinander getrennt sein.
  • Für eine besonders kompakte Anordnung und Bauweise des erfindungsgemäßen Schaltnetzteils ist es erfindungsgemäß vorgesehen, dass die Schaltereinheit aus einem monolithisch integrierten Bauelement gebildet wird oder ist. Alternativ können auch diskrete Bauelemente zur Realisierung des erfindungsgemäßen Schaltnetzteils und insbesondere zur Realisierung der Schaltereinheit verwendet werden und vorgesehen sein. Es ist auch eine Anordnung mehrerer Chips in einem Modul denkbar.
  • Für die Realisierung des Betriebs des erfindungsgemäßen Schaltnetzteils ist es beim erfindungsgemäßen Verfahren zum Steuern des Schaltnetzteils vorgesehen, dass in einem Betriebsmodus ein erster oder Hauptschalter einer Schaltereinheit mit einem Steuersignal eines ersten höheren Pegels gesteuert getaktet eingeschaltet wird und dass in einem Teillastmodus, insbesondere in einem Bereitschaftsmodus oder Stand-By-Modus ein zweiter oder Teillast- oder Bereitschaftsschalter der Schaltereinheit mit einem Steuersignal eines niedrigeren Pegels derart gesteuert getaktet eingeschaltet wird, dass dadurch der erste oder Hauptschalter nicht eingeschaltet wird. Insbesondere bei einem erfindungsgemäßen Schaltnetzteil, bei welchem der erste oder Hauptschalter und der zweite oder Teillast- oder Bereitschaftsschalter eine gemeinsame Steuerleitung für ihre Steueran schlüsse besitzen, bietet sich dieses erfindungsgemäße Ansteuerverfahren an, um über die Pegelwahl die beiden Schalter der Schaltereinheit voneinander zu diskriminieren.
  • Diese und weitere Aspekte der vorliegenden Erfindung werden auch anhand der nachstehenden weiteren Bemerkungen näher erläutert.
  • Schaltnetzteile für einen Teillastmodus, insbesondere Handys, Notebookadapter, PC, TV/VCR, Monitore usw. haben einen Stand-By-Betrieb. In diesem Modus sind alle unnötigen Verbraucher abgeschaltet. Nur Mikrokontroller oder eine Überwachungselektronik werden mit Spannung versorgt. Die Anforderungen in Bezug auf eine minimale Leistungsaufnahme im Teillastmodus, insbesondere im Stand-By-Betrieb eines Schaltnetzteils sind in den letzten Jahren durch den Gesetzgeber sehr stark erhöht worden.
  • Diese sind z.B..
  • Figure 00070001
  • Bisher wird versucht, dieser Anforderung durch Abschalten von im Standby nicht notwendigen Verbrauchern über eine Power Management Funktionalität des Ansteuer-ICs und/oder durch Frequenzreduktion auf 20 kHz zur Reduzierung der Schaltverluste im Hauptschalter und dem Ansteuer-IC Burst Mode gerechnet zu werden.
  • Trotz dieser Maßnahmen zur Leistungsminimierung im Standby, entstehen im Hauptschalter aber immer noch hohe Schaltver luste, insbesondere bei Verwendung im Teillastmodus, insbesondere im Stand-By-Modus. Diese lassen sich im Falle von MOSFETs als Leistungsschalter und einer "quasi-resonanten" Ansteuerung, d.h. einem Einschalten im Spannungsnulldurchgang, zwar weiter reduzieren. Aber eine Reduzierung darüber hinaus erfordert zusätzliche Maßnahmen.
  • Erfindungsgemäß wird dem Hauptschalter ein Stand-By-Schalter parallel geschaltet. Der Hauptschalter wird im Normalbetrieb getaktet eingeschaltet. Der Teillast- oder Stand-By-Schalter kann in diesem Modus mitgetaktet werden oder ausgeschaltet bleiben. Der Strom fließt über den Hauptschalter mit geringen Durchlassverlusten.
  • Im Teillastmodus, insbesondere im Stand-By-Betrieb bleibt der Hauptschalter ausgeschaltet und nur der Teillast- oder Stand-By-Schalter wird getaktet eingeschaltet. Da dieser Schalter kleiner dimensioniert und z.B. als MOSFET ausgelegt ist, verursacht er mit seinen kleineren parasitären Kapazitäten weniger Schaltverluste als der Hauptschalter, der u.U. mit einem IGBT realisiert wird. Dadurch kann die Verlustleistung reduziert werden.
  • Die Schalter weisen bei einer Ausführungsvariante separate Gateanschlüsse auf und können von einem Ansteuer-IC separat angesteuert werden. Dabei spielt die Auslegung der Schaltschwellen der Gatespannung keine Rolle.
  • Bei einer anderen Ausführungsvariante sind die Gateanschlüsse der Schalter verbunden. In diesem Fall werden eine spezielle Ansteuerung und Auslegung der Einschaltschwellen der Gatespannung notwendig.
  • Die Auslegung der Einschaltschwellen wird so realisiert, dass die Einschaltschwelle des Hauptschalters größer ist als die des Teillast- oder Stand-By-Schalters.
  • Im normalen Betriebsmodus ist die Gateansteuerspannung größer als die Schwellenspannung des Hauptschalters. Hierdurch wird sichergestellt, dass der Hauptschalter eingeschaltet wird, wobei der mitgetaktete Teillast- oder Stand-By-Schalter keinen merkbaren Einfluss hat.
  • Im Teillastmodus, insbesondere im Stand-By-Betrieb wird die Gateansteuerspannung größer gewählt als die Schaltschwelle des Teillast- oder Stand-By-Schalters und niedriger als des Hauptschalters. Somit wird der Teillast- oder Stand-By-Schalter getaktet, während der Hauptschalter ausgeschaltet bleibt.
  • Beide Ausführungen können mit Hilfe von zwei diskreten Bauelementen oder einer Multichiplösung (Modul), sowie auch eines monolithischen Bauelementes mit einer geeigneten Kennlinie realisiert werden.
  • Es kann auch beliebige Kombination von bipolaren und unipolaren Bauelementen vorgesehen sein:
    • – MOSFET und MOSFET,
    • – IGBT und MOSFET oder
    • – IGBT und IGBT.
  • Bei der Kombination IGBT als Hauptschalter und MOSFET als Teillast- oder Stand-By-Schalter kann die parasitäre Body-Diode vom MOSFET als Freilaufdiode genutzt werden, da der IGBT für negative Kollektor-Emitter-Spannungen, die durch parasitäre Schwingungen entstehen können, nicht spezifiziert ist.
  • Die Source- bzw. die Emitter-Anschlüsse können verbunden werden oder nicht. Falls nicht, besteht die Möglichkeit, unterschiedliche Strommesswiderstände für Normal- und Standby-Betrieb einzusetzen. Dadurch kann die Genauigkeit der Regelung während des Standby erhöht werden.
  • Eine erfinderische Idee liegt bei der vorgeschlagenen Schaltungsanordnung und in der Kombination von Hauptschalter und Teillast- oder Stand-By-Schalter und beim Ansteuerverfahren in der Ansteuerung mit zwei unterschiedlichen Spannungspegeln.
    •
  • Nachfolgend wird die Erfindung anhand schematischer Zeichnungen auf der Grundlage bevorzugter Ausführungsformen näher erläutert.
  • 1 zeigt in schematischer Form eine erste Ausgestaltungsform des erfindungsgemäßen Schaltnetzteils.
  • 2 zeigt in schematischer Form die Anordnung einer anderen Ausgestaltungsform des erfindungsgemäßen Schaltnetzteils.
  • 3A, 3B erläutern in schematischer Form das erfindungsgemäße Verfahren zum Ansteuern eines Schaltnetzteils.
  • Nachfolgend werden gleiche oder gleich wirkende Elemente und Strukturen der Figuren ggf. mit identischen Bezugszeichen bezeichnet, ohne dass in jedem Fall ihres Auftretens eine detaillierte Beschreibung erfolgt.
  • 1 zeigt in schematischer Form die Schaltungsanordnung eines ersten Ausführungsbeispiels des erfindungsgemäßen Schaltnetzteils 1. Dieses Schaltnetzteil besteht aus einem Primärstrom-/-spannungseingangsbereich PE, welcher aus zwei Anschlüssen 2 und 3 und einer dazwischen parallel geschalteten Glättungskapazität C1 besteht. Weiter ist ein Sekundärstrom-/-spannungsausgangsbereich SA vorgesehen, an dessen Ausgangsklemmen 4 und 5 die Last kontaktierbar ist, welche in 1 durch einen ohmschen Widerstand R1 angedeutet ist.
  • Der Sekundärstrom-/-spannungsausgangsbereich SA besteht aus zwei als Transformationselemente dienenden Induktivitäten L1 und L2, einer als Gleichrichtereinrichtung dienenden Diode D1 sowie einer Kapazität C2, welche parallel geschaltet ist und welche als Glättungselement fungiert. Zwischen dem Primärstrom-/-spannungseingangsbereich PE und dem Sekundärstrom-/-spannungsausgangsbereich SA ist erfindungsgemäß das Schalterelement S, 10 vorgesehen, welches aus einem ersten oder Hauptschalter SW1 in Form eines IGBT und einem zweiten oder Bereitschaftsschalter SW2 in Form eines MOSFET besteht. Der Hauptschalter SW1 und der Bereitschaftsschalter SW2 besitzen jeweils einen Steueranschluss oder Steuereingang G1 und G2, nämlich die Gateanschlüsse dieser Bauelemente. Die Steueranschlüsse G1 und G2 sind über separate Ansteuerleitungen oder Steuerleitungen SL1 bzw. SL2 mit einer vorgesehenen Ansteuereinrichtung C verbunden. Die beiden Schalter SW1 und SW2 der Schaltereinheit S, 10 sind zueinander parallel geschaltet und derart werden betrieben, dass im normalen Betriebsmodus über die erste Steuerleitung SL1 der Hauptschalter gesteuert getaktet eingeschaltet wird und im Bereitschaftsmodus über die zweite Steuerleitung SL2 der zweite oder Bereitschaftsschalter SW2 gesteuert getaktet eingeschaltet wird, wobei dann der Hauptschalter SW1 der Schaltereinheit S nicht eingeschaltet wird.
  • Die Ausführungsform der 2 entspricht im Wesentlichen der Ausführungsform der 1, wobei jedoch die Steueranschlüsse G1 und G2 des Hauptschalters SW1 bzw. des Bereitschaftsschalters SW2 der Schaltereinheit S eine gemeinsame Steuerleitung SL zur Ansteuereinrichtung C besitzen.
  • Im Fall der Ausführungsform der 2 ist es notwendig, die Ansteuerung des Hauptschalters SW1 für den normalen Betriebs modus und die Ansteuerung des Bereitschaftsschalters SW2 für den Bereitschaftsmodus über die Wahl der Pegel des Ansteuersignals zu realisieren.
  • Die 3A und 3B zeigen dementsprechend ein Steuersignal U(t) für den normalen Betriebsmodus bzw. ein Steuersignal für den Bereitschaftsmodus. Dargestellt sind jeweils auf der Abszisse die Zeit t und auf der Ordinate die Ansteuerspannung U(t) als Funktion der Zeit, welche den Steueranschlüssen G1 und G2 des ersten oder Hauptschalters SW1 und des zweiten oder Bereitschaftsschalters SW2 der Ausführungsform der 2 über die gemeinsame Steuerleitung SL zugeführt wird.
  • Das Ansteuersignal U(t) für den normalen Betriebsmodus gemäß 3A besitzt die Form einer Rechteckfunktion mit einer minimalen Amplitude 0 und einer maximalen Amplitude Uh1. Diese Maximalamplitude Uh1 für das Ansteuersignal U(t) ist größer als die Einsatzspannung, Schaltspannung oder Schwellenspannung Uth1 des ersten oder Hauptschalters SW1 der Schaltereinheit S, 10 und auch größer als die niedrigere Einsatzspannung, Schaltspannung oder Schwellenspannung Uth2 des zweiten oder Bereitschaftsschalters SW2 der Schaltereinheit S, 10. Durch das in 3A gezeigte Ansteuersignal U(t) werden somit simultan beide Schalter SW1 und SW2 der Schaltereinheit S gesteuert getaktet eingeschaltet.
  • 3B zeigt das Ansteuersignal U(t) für den Bereitschaftsmodus oder Stand-By-Modus. Dieses Ansteuersignal U(t) besitzt ebenfalls Rechteckform, wobei die minimale Amplitude ebenfalls bei 0 liegt und die maximale Amplitude Uh2 einen Wert aufweist, welcher zwar größer ist als die Einsatzspannung, Schwellenspannung oder Schaltspannung Uth2 des zweiten oder Bereitschaftsschalters SW2 der Schaltereinheit S, 10, aber kleiner als die Einsatzspannung, Schwellenspannung oder Schaltspannung Uth1 des ersten Schalters SW1 der Schaltereinheit S, 10. Infolgedessen wird durch das in 3B gezeigte Ansteuersignal U(t) zwar der zweite oder der Bereitschaftsschalter SW2 der Schaltereinheit S, 10, nicht aber der erste oder Hauptschalter SW1 der Schaltereinheit S, 10, gesteuert getaktet eingeschaltet, so dass Verluste durch diesen ersten oder Hauptschalter SW1 im Bereitschaftsmodus des erfindungsgemäßen Schaltnetzteils 1 nicht auftreten.
  • Der erste und der zweite Schalter SW1 bzw. SW2 können in einem gemeinsamen Gehäuse und/oder monolithisch integriert ausgebildet sein.
    • 1
    Schaltnetzteil
    2
    Eingangsanschluss, Eingang
    3
    Eingangsanschluss, Eingang
    4
    Ausgangsanschluss, Ausgang
    5
    Ausgangsanschluss, Ausgang
    D1
    Ausgangsanschluss, Ausgang, Drain Hauptschal
    ter
    D2
    Ausgangsanschluss, Ausgang, Drain Bereit
    schaftsschalter
    E1
    Eingangsanschluss, Eingang, Emitter Haupt
    schalter
    Z1
    Diode
    Z2
    Diode
    C
    Ansteuereinrichtung
    C1
    Kondensator, Kapazität
    C2
    Kondensator, Kapazität
    G1
    Steueranschluss, -eingang, Gate, Hauptschal
    ter SW1
    G2
    Steueranschluss, -eingang, Gate, Bereit
    schaftsschalter SW2
    K1
    Eingangsanschluss, Eingang, Source Haupt
    schalter SW1
    L1
    Induktivität, Spule
    L2
    Induktivität, Spule
    PE
    Primärstrom-/-spannungseingangsbereich
    R1
    Last
    S
    Schaltereinheit
    S1
    Eingangsanschluss, Eingang, Source Haupt
    schalter SW1
    S2
    Eingangsanschluss, Eingang, Source Bereit
    schaftsschalter SW2
    SA
    Sekundärstrom-/-spannungsausgabebereich
    SL
    gemeinsame Steuerleitung
    SL1
    Steuerleitung
    SL2
    Steuerleitung
    SW1
    erster Schalter, Hauptschalter
    SW2
    zweiter Schalter, Bereitschaftsschalter
    t
    Zeit
    U(t)
    Ansteuersignal, Steuerspannung
    Uh1
    Maximalamplitude, Betriebsmodus
    Uh2
    Maximalamplitude, Bereitschaftsmodus
    Uth1
    Schaltspannung, Einsatzspannung, Schwellen
    spannung des ersten oder Hauptschalters SW1
    Uth2
    Schaltspannung, Einsatzspannung, Schwellen
    spannung des zweiten oder Bereitschaftsschal
    ters SW2

Claims (10)

  1. Schaltnetzteil, mit. – einem Primärstrom-/-spannungseingangsbereich (PE), welcher zum Empfang eines Primärstroms (Iprim) und/oder einer Primärspannung (Uprim) ausgebildet ist, – einem Sekundärstrom-/-spannungsausgangsbereich (SA), welcher zur Erzeugung und zur Ausgabe eines Sekundärstroms (Isek) und/oder einer Sekundärspannung (Usek) ausgebildet ist, – einer Schaltereinheit (S), welche zwischen dem Primärstrom-/-spannungseingangsbereich (PE) und dem Sekundärstrom-/-spannungsausgangsbereich (SA) vorgesehen und zur gesteuerten oder steuerbaren und getakteten Übergabe oder Übertragung des Primärstroms (Iprim) und/oder der Primärspannung (Uprim) vom Primärstrom-/-spannungseingangsbereich (PE) zum Sekundärstrom-/-spannungsausgangsbereich (PA) ausgebildet ist, und einer Ansteuereinrichtung (C), durch welche die Schaltereinheit (S) gesteuert getaktet ansteuerbar oder einschaltbar ist, – wobei die Schaltereinheit (S) einen ersten oder Hauptschalter (SW1) aufweist, welcher für einen Betriebsmodus des Schaltnetzteils (1) ausgebildet ist, – wobei die Schaltereinheit (S) einen zweiten oder Teillast- und Bereitschaftsschalter (SW2) aufweist, welcher zum ersten oder Hauptschalter (SW1) parallel geschaltet ist und welcher für einen Teillastmodus, insbesondere einen Bereitschaftsmodus oder Stand-By-Modus des Schaltnetzteils (1) ausgelegt ist und eine geringere Leistungsaufnahme und/oder Verlustleistung besitzt als der erste oder Hauptschalter (SW1) insbesondere dann, wenn dieser in Teillast betrieben würde, und – wobei die Ansteuereinrichtung (C) ausgebildet ist, im Betriebsmodus den ersten oder Hauptschalter (SW1) anzusteuern oder einzuschalten und im Bereitschaftsmodus den zweiten oder Teillast- oder Bereitschaftsschalter (SW2) anzusteuern oder einzuschalten und den ersten oder Hauptschalter (SW1) nicht anzusteuern oder einzuschalten.
  2. Schaltnetzteil nach Anspruch 1, dadurch gekennzeichnet, dass der zweite oder Teillast- oder Bereitschaftsschalter (SW2) eine geringe parasitäre Kapazität aufweist, insbesondere geringer als die des ersten oder Hauptschalters (SW1).
  3. Schaltnetzteil nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, – dass der erste oder Hauptschalter (SW1) und der zweite oder Teillast- oder Bereitschaftsschalter (SW2) jeweils einen Steueranschluss oder Steuereingang (G1, G2) aufweisen und – dass die Steueranschlüsse oder Steuereingänge (G1, G2) über getrennte Steuerleitungen (SL1, SL2) oder über eine gemeinsame Steuerleitung (SL) mit der Ansteuereinrichtung (C) verbindbar oder verbunden ausgebildet sind.
  4. Schaltnetzteil nach Anspruch 3, dadurch gekennzeichnet, – dass eine gemeinsame Steuerleitung (SL) vorgesehen ist und – dass der erste oder Hauptschalter (SW1) eine Einsatzspannung, Schaltspannung oder Schwellenspannung (Uth1) aufweist, welche größer ist als die Einsatzspannung, Schaltspannung oder Schwellenspannung (Uth2) des zweiten oder Bereitschaftsschalters (SW2).
  5. Schaltnetzteil nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der erste oder Hauptschalter (SW1) als IGBT oder als MOSFET ausgebildet ist.
  6. Schaltnetzteil nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, dass der zweite oder Bereitschaftsschalter (SW2) als IGBT oder als MOSFET ausgebildet ist.
  7. Schaltnetzteil nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, – dass der erste oder Hauptschalter (SW1) als IGBT ausgebildet ist, – dass der zweite oder Bereitschaftsschalter (SW2) als MOSFET ausgebildet ist, und – dass insbesondere der MOSFET des zweiten oder Bereitschaftsschalters (SW2) eine Bodydiode (Z2) aufweist, welche als Freilaufdiode geschaltet ist.
  8. Schaltnetzteil nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, – dass der erste oder Hauptschalter (SW1) und der zweite oder Bereitschaftsschalter (SW1) Eingangsanschlüsse oder Eingänge (E1, S1; S2) – insbesondere Sourceanschlüsse oder – eingänge (S1, S2) oder Emitteranschlüsse oder -eingänge (E1) aufweisen – welche miteinander verbunden oder voneinander getrennt sind, und/oder – dass der erste oder Hauptschalter (SW1) und der zweite oder Bereitschaftsschalter (SW1) Ausgangsanschlüsse oder Ausgänge (K1, D1; D2) – insbesondere Drainanschlüsse oder – eingänge (Dl, D2) oder Kollektoranschlüsse oder -eingänge (K1) aufweisen – welche miteinander verbunden oder voneinander getrennt sind.
  9. Schaltnetzteil nach einem der vorangehenden Ansprüche, bei welcher die Schaltereinheit (S) aus diskreten Bauelementen, aus einer Anordnung von Chips in einem Modul oder aus einem monolithischen Bauelement gebildet ist.
  10. Verfahren zum Steuern eines Schaltnetzteils, insbesondere nach einem der Ansprüche 1 bis 9, – bei welchem in einem Betriebsmodus ein erster oder Hauptschalter (SW1) einer Schaltereinheit (S, 10) mit einem Steuersignal (U(t)) eines ersten höheren Pegels (Uh1) gesteuert getaktet eingeschaltet wird und – bei welchem in einem Bereitschaftsmodus oder Stand-By-Modus ein zweiter oder Bereitschaftsschalter (SW2) der Schaltereinrichtung (S, 10) mit einem Steuersignal (U(t)) eines niedrigeren Pegels (Uh2) derart gesteuert getaktet eingeschaltet wird, dass dadurch der erste oder Hauptschalter (SW1) nicht eingeschaltet wird.
DE10250155A 2002-10-28 2002-10-28 Schaltnetzteil Expired - Fee Related DE10250155B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10250155A DE10250155B4 (de) 2002-10-28 2002-10-28 Schaltnetzteil

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10250155A DE10250155B4 (de) 2002-10-28 2002-10-28 Schaltnetzteil

Publications (2)

Publication Number Publication Date
DE10250155A1 true DE10250155A1 (de) 2004-05-13
DE10250155B4 DE10250155B4 (de) 2008-11-06

Family

ID=32103107

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10250155A Expired - Fee Related DE10250155B4 (de) 2002-10-28 2002-10-28 Schaltnetzteil

Country Status (1)

Country Link
DE (1) DE10250155B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9488995B2 (en) 2010-06-28 2016-11-08 Infineon Technologies Austria Ag Voltage converter and voltage conversion method having multiple converter stages
DE102016201504A1 (de) 2016-02-01 2017-08-03 Bayerische Motoren Werke Aktiengesellschaft Verbesserter Stromrichter

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05137328A (ja) * 1991-11-06 1993-06-01 Sharp Corp スイツチングレギユレータ回路
JPH06141542A (ja) * 1992-10-28 1994-05-20 Fanuc Ltd スイッチング電源回路
JPH077935A (ja) * 1993-06-18 1995-01-10 Toko Inc Ｄｃ−ｄｃコンバータ回路
JPH11150951A (ja) * 1997-11-18 1999-06-02 Nec Fukushima Ltd スイッチング電源回路
JP2002017344A (ja) * 2000-07-07 2002-01-22 Nippon Paint Co Ltd バイオゼリー産生微生物

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000217344A (ja) * 1999-01-26 2000-08-04 Sharp Corp スイッチング電源回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05137328A (ja) * 1991-11-06 1993-06-01 Sharp Corp スイツチングレギユレータ回路
JPH06141542A (ja) * 1992-10-28 1994-05-20 Fanuc Ltd スイッチング電源回路
JPH077935A (ja) * 1993-06-18 1995-01-10 Toko Inc Ｄｃ−ｄｃコンバータ回路
JPH11150951A (ja) * 1997-11-18 1999-06-02 Nec Fukushima Ltd スイッチング電源回路
JP2002017344A (ja) * 2000-07-07 2002-01-22 Nippon Paint Co Ltd バイオゼリー産生微生物

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9488995B2 (en) 2010-06-28 2016-11-08 Infineon Technologies Austria Ag Voltage converter and voltage conversion method having multiple converter stages
DE102016201504A1 (de) 2016-02-01 2017-08-03 Bayerische Motoren Werke Aktiengesellschaft Verbesserter Stromrichter
US10381949B2 (en) 2016-02-01 2019-08-13 Bayerische Motoren Werke Aktiengesellschaft Power converter with reduced power loss

Also Published As

Publication number Publication date
DE10250155B4 (de) 2008-11-06

Similar Documents

Publication Publication Date Title
DE102011087368B4 (de) Treiberschaltung, Anordnung und Verfahren zum Bootstrapping eines Schaltertreibers
DE102011087434B4 (de) Schaltung und drei Verfahren zum Treiben eines Schalters
DE19750168B4 (de) Drei Spannungsversorgungen für Treiberschaltungen von Leistungs-Halbleiterschaltern
DE102004061326B4 (de) Integrierte Schaltung
DE102006053321B4 (de) Leistungsschalter-Schaltkreis in CMOS-Technologie, besonders geeignet zur Verwendung in einem DC-DC-Wandler
DE102006029475A1 (de) Effiziente Einschaltstrom-Begrenzungsschaltung mit bidirektionellen Doppelgate-HEMT-Bauteilen
EP0665634A1 (de) Schaltungsanordnung mit einem Feldeffekttransistor
EP0060336A2 (de) Verfahren zur Ansteuerung eines Leistungs-Feldeffekt-Schalttransistors und Schaltungsanordnungen zur Durchführung des Verfahrens
DE3914799A1 (de) Durchflusswandler
DE19613957A1 (de) Spannungsseitiger Schalterkreis
DE102011087431A1 (de) Anordnung und Verfahren zum Treiben eines Kaskodenschalters
WO1994011947A1 (de) Schaltung zum schutz eines mosfet-leistungstransistors
DE102005003890A1 (de) Überstrom-Schutzschaltung und -Halbleitervorrichtung
EP0342693B1 (de) Gleichspannungsversorgungssystem mit mehreren Gleichspannungsquellen
DE10328782B4 (de) Steuerschaltung für einen MOSFET zur Synchrongleichrichtung
DE3741221C1 (de) Anordnung zum Befreien eines Halbleiterschalters vor hoher Sperrspannungsbeanspruchung sowie Anwendung hierzu
EP0637874B1 (de) MOS-Schaltstufe
EP1094605A2 (de) Schaltungsanordnung zum Ansteuern einer Last mit reduzierter Störabstrahlung
DE102006019471B3 (de) Synchrongleichrichter-Schaltung und Verfahren zum Betrieb der Synchrongleichrichter-Schaltung
DE10250155B4 (de) Schaltnetzteil
DE102015011396A1 (de) Vorrichtung und Verfahren zum elektrischen Verbinden und Trennen zweier elektrischer Potentiale sowie Verwendung der Vorrichtung
DE4410819A1 (de) Schaltungsanordnung für den Betrieb eines Relais
DE10250154A1 (de) Schaltereinheit für ein Schaltnetzteil
EP2208400A1 (de) Umschaltbare spannungsversorgung für hilfsstromkreise in einem stromrichter
WO2021176003A1 (de) Treiberschaltung für ein niederinduktives leistungsmodul sowie ein niederinduktives leistungsmodul mit erhöhter kurzschlussfestigkeit

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee