JPS61277320A - ラツシユカレント防止回路 - Google Patents
ラツシユカレント防止回路Info
- Publication number
- JPS61277320A JPS61277320A JP60117892A JP11789285A JPS61277320A JP S61277320 A JPS61277320 A JP S61277320A JP 60117892 A JP60117892 A JP 60117892A JP 11789285 A JP11789285 A JP 11789285A JP S61277320 A JPS61277320 A JP S61277320A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- relay
- load
- power supply
- rush current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、負荷回路の電源をリレーによりオン／オフす
る回路におけるラッシュカレントを防止する回路に関す
る。
る回路におけるラッシュカレントを防止する回路に関す
る。
負荷回路の直流電源をリレーでオン／オフする回路では
、通常、リレーの接点の両側に大容量のコンデンサが接
続されており、リレーオン時には負荷回路側のコンデン
サを充電するために、ラッシュカレントがリレーの接点
を９通じて流れるので、このラッシュカレントを防止す
るラッシュカレント防止回路が備えられる。
、通常、リレーの接点の両側に大容量のコンデンサが接
続されており、リレーオン時には負荷回路側のコンデン
サを充電するために、ラッシュカレントがリレーの接点
を９通じて流れるので、このラッシュカレントを防止す
るラッシュカレント防止回路が備えられる。
第８図はラッシュカレント防止回路を備え、負荷回路の
直流電源をリレーでオン／オフする回路の従来例の回路
図である。負荷回路２は、負荷抵抗１０とバイパスコン
デンサ等の容量性負荷９とで代表させた等何回路で表わ
され、リレーの接点８と直流電源１の間にπ型フィルタ
１６が挿入され、接点８と負荷回路２の間にラッシュカ
レント防止回路１４が備えられている。第８図において
、ラッシュカレント防止回路１４が無い、すなわち入出
力間ショート状態の場合、に型フィルタ１６の出力側コ
ンデンサ１５と容量性負荷９の間のインピーダンスは非
常に低く、リレーオン時のラッシュカレットは非常に大
きくなる。したがって、ラッシュカレント防止回路１４
を挿入しない場合は、負荷回路２による定常電流に較べ
てはるかに大きな定格を持つリレーが必要となる。この
ラッシュカレント防止回路１４としては従来、（！）抵
抗による防止回路、（２）コイルによる防止回路、 （
３） ）ランジスタ等による電流リミッタ回路がある。
直流電源をリレーでオン／オフする回路の従来例の回路
図である。負荷回路２は、負荷抵抗１０とバイパスコン
デンサ等の容量性負荷９とで代表させた等何回路で表わ
され、リレーの接点８と直流電源１の間にπ型フィルタ
１６が挿入され、接点８と負荷回路２の間にラッシュカ
レント防止回路１４が備えられている。第８図において
、ラッシュカレント防止回路１４が無い、すなわち入出
力間ショート状態の場合、に型フィルタ１６の出力側コ
ンデンサ１５と容量性負荷９の間のインピーダンスは非
常に低く、リレーオン時のラッシュカレットは非常に大
きくなる。したがって、ラッシュカレント防止回路１４
を挿入しない場合は、負荷回路２による定常電流に較べ
てはるかに大きな定格を持つリレーが必要となる。この
ラッシュカレント防止回路１４としては従来、（！）抵
抗による防止回路、（２）コイルによる防止回路、 （
３） ）ランジスタ等による電流リミッタ回路がある。
これら８つのラッシュカレント防止回路には次のような
問題点がある。
問題点がある。
１１）の場合、ラッシュカレントの上限を制限する効果
しかなく、負荷回路の消費電流が変化した場合、電源ラ
インにノイズが発生する。
しかなく、負荷回路の消費電流が変化した場合、電源ラ
インにノイズが発生する。
（２）の場合、ラッシュカレントのような大きな電流変
化に対してもコイルの特性が飽和しないようＫするため
、大型のコイルを使う必要がある。
化に対してもコイルの特性が飽和しないようＫするため
、大型のコイルを使う必要がある。
（３）の電流リミッタ回路の挿入は、最も効果のある方
法であるが、電源ラインと直列に挿入されている素子（
トランジスタ等）は常時オン状態にしておく必要があり
、消費電力が大きくなり、また素子のインピーダンスが
変動すると負荷回路の性能に影響を与えることがある。
法であるが、電源ラインと直列に挿入されている素子（
トランジスタ等）は常時オン状態にしておく必要があり
、消費電力が大きくなり、また素子のインピーダンスが
変動すると負荷回路の性能に影響を与えることがある。
さらに、これら８つの回路はいずれも電源ラインと直列
に挿入されているため、オープンモードの故障により、
負荷回路の機能がダクンし信頼度が低下するという問題
点がある。
に挿入されているため、オープンモードの故障により、
負荷回路の機能がダクンし信頼度が低下するという問題
点がある。
本発明は、電源をオン／オフするリレーと並列に充電回
路を設け、最大値がコントロールされた電流により負荷
回路の容量性負荷の充電を行い、負荷回路の電圧がほぼ
電源電圧になったときにはじめて、リレーオン信号をリ
レードライバーに印加することにより、ラッシュカレン
トを防止するものである。
路を設け、最大値がコントロールされた電流により負荷
回路の容量性負荷の充電を行い、負荷回路の電圧がほぼ
電源電圧になったときにはじめて、リレーオン信号をリ
レードライバーに印加することにより、ラッシュカレン
トを防止するものである。
すなわち、本発明のラッシュカレント防止回路は、負荷
回路の電源をオン／オフするリレーの接点に並列に接続
され、接点をオンするリレーオン信号が入力すると、負
荷回路の容量性負荷の充電を開始する充電回路と、負荷
回路の電圧が電源電圧とほぼ同電位になるまで、リレー
ドライバーへのリレーオン信号の印加を遅延させる遅延
回路を有する。
回路の電源をオン／オフするリレーの接点に並列に接続
され、接点をオンするリレーオン信号が入力すると、負
荷回路の容量性負荷の充電を開始する充電回路と、負荷
回路の電圧が電源電圧とほぼ同電位になるまで、リレー
ドライバーへのリレーオン信号の印加を遅延させる遅延
回路を有する。
本発明の実施例について図面を参照して説明する。
第１図は、本発明の一実施例のラッシュカレント防止回
路を備え、負荷回路の直流電源をリレーでオン／オフす
る回路のブロック図である。
路を備え、負荷回路の直流電源をリレーでオン／オフす
る回路のブロック図である。
本実施例のラッシュカレント防止回路は、４源をオン／
オフするラツｔングリレー（以下「リレー」という）の
接点８ｉＣ並列に接続され、リレーの接点８をオンする
リレーオン信号が入力すると、負荷回路２の容量性負荷
９の充電を開始する充電回路５と、負荷回路２の電圧が
電源電圧とほぼ同電位になるまで、リレードライバー７
へのリレーオン信号Ｓの印加を遅延させる遅延回路６か
らなる。
オフするラツｔングリレー（以下「リレー」という）の
接点８ｉＣ並列に接続され、リレーの接点８をオンする
リレーオン信号が入力すると、負荷回路２の容量性負荷
９の充電を開始する充電回路５と、負荷回路２の電圧が
電源電圧とほぼ同電位になるまで、リレードライバー７
へのリレーオン信号Ｓの印加を遅延させる遅延回路６か
らなる。
第２図は、第１図の充電回路５．遅延回路６゜リレード
ライバー７を具体的な回路で示した回路図である。
ライバー７を具体的な回路で示した回路図である。
充電回路５は、リレーオン信号Ｓを入力するＣ−ＭＯＳ
バッファ１７と、充電電流を負荷回路２に供給するトラ
ンジスタ８を有する回路と、Ｃ−ＭＯＳバッファ１７の
出力信号を受けてトランジスタ８のペース電流を供給す
るトランジスタ１８を有する回路とにより構成されてい
る。遅延回路６は、抵抗１１とコンデンサ１２からなる
積分回路と、この積分回路を通過したリレーオン信号Ｓ
を入力して、リレードライバー７へ出力するＣ −ＭＯ
Ｓバッファ１８から構成されている。リレードライバー
７は、トランジスタによるダーリ゛ｌトン回路で構成さ
れている。
バッファ１７と、充電電流を負荷回路２に供給するトラ
ンジスタ８を有する回路と、Ｃ−ＭＯＳバッファ１７の
出力信号を受けてトランジスタ８のペース電流を供給す
るトランジスタ１８を有する回路とにより構成されてい
る。遅延回路６は、抵抗１１とコンデンサ１２からなる
積分回路と、この積分回路を通過したリレーオン信号Ｓ
を入力して、リレードライバー７へ出力するＣ −ＭＯ
Ｓバッファ１８から構成されている。リレードライバー
７は、トランジスタによるダーリ゛ｌトン回路で構成さ
れている。
次に、本実施例の動作を第２図を参照して説明する。
リレーオン信号Ｓが充電回路５に入力した直後の充電電
流は、トランジスタ８により容量性負荷９と抵抗負荷１
０とからなる負荷回路２に供給される。この時の充電電
流の最大値は、トランジスタ８のベース電流とトランジ
スタ８の増幅率ｈｆｅの積で決定されるので、充電電圧
が電源電圧に近くなるまでは、充電回路５はほぼ定電流
源として働く。ここで、電源１の電圧なＶ、容量性負荷
９の容量をＣ９抵抗負荷１０の抵抗値をＲとする。
流は、トランジスタ８により容量性負荷９と抵抗負荷１
０とからなる負荷回路２に供給される。この時の充電電
流の最大値は、トランジスタ８のベース電流とトランジ
スタ８の増幅率ｈｆｅの積で決定されるので、充電電圧
が電源電圧に近くなるまでは、充電回路５はほぼ定電流
源として働く。ここで、電源１の電圧なＶ、容量性負荷
９の容量をＣ９抵抗負荷１０の抵抗値をＲとする。
負荷回路２の電圧Ｖが電源１の電圧Ｖに達する（ただし
、トランジスタ８のコレクターエミッタ間の電位差に等
しい電圧だけ電源ｌの電圧Ｖより降下している）ために
は、充電電流Ｉはｖｐ以上である必要がある。
、トランジスタ８のコレクターエミッタ間の電位差に等
しい電圧だけ電源ｌの電圧Ｖより降下している）ために
は、充電電流Ｉはｖｐ以上である必要がある。
このい以上の充電電流値の設定は、充電される負荷回路
２の遅延時間Ｔとの関係によって決められる。簡単のた
め、この充電電流値を定電流Ｉとして近似すると、第２
図の回路から次の方程式％式％ この解はｖ ＝ Ｒ・Ｉ（１−ｅ）となり、負荷回路２
の充電電圧Ｖが電源電圧Ｖに等しくなるまでに要する時
間Ｔは、 Ｔ＝−０４Ｉｎ （１） −＝＝ （１）Ｉ である。容量性負荷９の電圧Ｖが電源１の電圧Ｖに飽和
するとトランジスタ８が定電流源ではな（なるため、Ｃ
１１式で求められる時間Ｔはあくまで近似値であるが、
本実施例では、この充電時間ＴＫあまり精度が要求され
ないのでこの近似値でよい。
２の遅延時間Ｔとの関係によって決められる。簡単のた
め、この充電電流値を定電流Ｉとして近似すると、第２
図の回路から次の方程式％式％ この解はｖ ＝ Ｒ・Ｉ（１−ｅ）となり、負荷回路２
の充電電圧Ｖが電源電圧Ｖに等しくなるまでに要する時
間Ｔは、 Ｔ＝−０４Ｉｎ （１） −＝＝ （１）Ｉ である。容量性負荷９の電圧Ｖが電源１の電圧Ｖに飽和
するとトランジスタ８が定電流源ではな（なるため、Ｃ
１１式で求められる時間Ｔはあくまで近似値であるが、
本実施例では、この充電時間ＴＫあまり精度が要求され
ないのでこの近似値でよい。
この精度が要求されない理由は、リレーオン動作時のラ
ッシュカレントは電源電圧Ｖと容量性負荷９の電圧Ｖの
電位差によりその大きさが決まるので、電圧Ｖがほば電
源′電圧Ｖに近づく概略の時間がわかればラッシュカレ
ントに大差はなく、また必要に応じて（１）式で求めた
充電時間Ｔを数倍した値を遅延回路６の時定数として採
用してもよいからである。遅延回路６の遅延時間の時定
数Ｔｏは、コンデンサ１１の容量をＣＤ、抵抗１ｚの抵
抗値を札 とするとＴＤ＝ ０．７ ＣＤ−ＲＤ で与
えられる。
ッシュカレントは電源電圧Ｖと容量性負荷９の電圧Ｖの
電位差によりその大きさが決まるので、電圧Ｖがほば電
源′電圧Ｖに近づく概略の時間がわかればラッシュカレ
ントに大差はなく、また必要に応じて（１）式で求めた
充電時間Ｔを数倍した値を遅延回路６の時定数として採
用してもよいからである。遅延回路６の遅延時間の時定
数Ｔｏは、コンデンサ１１の容量をＣＤ、抵抗１ｚの抵
抗値を札 とするとＴＤ＝ ０．７ ＣＤ−ＲＤ で与
えられる。
本実施例は、リレーオン信号Ｓのパルス幅を遅延回路６
の時定数ＴＤ より長くしておけば、負荷回路２の容量
性負荷９の充電時には、定電流源的な充電回路５により
制限された電流で電源の立上げが行われ、リレーの接点
８がオンされる時には、電源電圧Ｖと容量性負荷９の電
圧Ｖの電位差が小さいため１．ラッシュカレントをほと
んど発生させずに電源をオンすることが可能である。
の時定数ＴＤ より長くしておけば、負荷回路２の容量
性負荷９の充電時には、定電流源的な充電回路５により
制限された電流で電源の立上げが行われ、リレーの接点
８がオンされる時には、電源電圧Ｖと容量性負荷９の電
圧Ｖの電位差が小さいため１．ラッシュカレントをほと
んど発生させずに電源をオンすることが可能である。
本発明は、リレー以外の同様のスイッチを用いた回路に
も適用できる。
も適用できる。
以上説明したように本発明は、負荷回路の電源をオン／
オフするリレーの接点に並列に接続され、前記接点をオ
ンするパルス信号が入力すると、負荷回路の容量性負荷
の充電を開始する充電回路と、前記負荷回路の電圧が電
源電圧とほぼ同電位になるまで、リレードライバーへの
前記パルス信号の」加を遅延させる遅延回路を有するこ
とにより、以下に示す効果がある。
オフするリレーの接点に並列に接続され、前記接点をオ
ンするパルス信号が入力すると、負荷回路の容量性負荷
の充電を開始する充電回路と、前記負荷回路の電圧が電
源電圧とほぼ同電位になるまで、リレードライバーへの
前記パルス信号の」加を遅延させる遅延回路を有するこ
とにより、以下に示す効果がある。
（ｌＩラッシュカレントをほとんど発生させずに負荷回
路の電源をリレーによりオンすることができる。
路の電源をリレーによりオンすることができる。
（２）リレーがオンすれば、充電回路により電流の供給
は必要なくなるので、充電回路は電源オン時にのみ働け
ば良く、低電力化およびドライブ素子の長寿命化が可能
となる。
は必要なくなるので、充電回路は電源オン時にのみ働け
ば良く、低電力化およびドライブ素子の長寿命化が可能
となる。
（３）また、必然的に負荷回路の消費電流に適合し。
た小型リレーの使用が可能となる。
（４）リレースイッチと並列にラッシュカレント防止回
路が挿入されているので、仮にこのラッシュカレント防
止回路がオーブンモードの故障が起きてもラッシュカレ
ント防止機能はなくなるが、負荷回路がダウンすること
はなく、従来のラッシュカレント防止回路に較べ信頼度
が向上する。
路が挿入されているので、仮にこのラッシュカレント防
止回路がオーブンモードの故障が起きてもラッシュカレ
ント防止機能はなくなるが、負荷回路がダウンすること
はなく、従来のラッシュカレント防止回路に較べ信頼度
が向上する。
第１図は、本発明の一実施例のラッシュカレント防止回
路を備え、負荷回路の直流電源をリレーでオン／オフす
る回路のブロック図、第２図は、第１図の充電回路５．
遅延回路６．リレードライバー７を具体的な回路で示し
た回路図、第８図は、ラッシュカレント防止回路を備え
、負荷回路の直流電源をリレーでオン／オフする回路の
従来例の回路図である。 １・・・・・・直流電源、 ２・・・・・・負荷回路
。 ３・・・・・・リレーの接点、５・・・・・−充電回路
。 ６・・・・・・遅延回路、 ７・・・・・・リレー
トフィバ−５９・・・・・・容量性負荷、 Ｓ・・・・
・・リレーオン信号。
路を備え、負荷回路の直流電源をリレーでオン／オフす
る回路のブロック図、第２図は、第１図の充電回路５．
遅延回路６．リレードライバー７を具体的な回路で示し
た回路図、第８図は、ラッシュカレント防止回路を備え
、負荷回路の直流電源をリレーでオン／オフする回路の
従来例の回路図である。 １・・・・・・直流電源、 ２・・・・・・負荷回路
。 ３・・・・・・リレーの接点、５・・・・・−充電回路
。 ６・・・・・・遅延回路、 ７・・・・・・リレー
トフィバ−５９・・・・・・容量性負荷、 Ｓ・・・・
・・リレーオン信号。
Claims (1)
- 【特許請求の範囲】 負荷回路の電源をリレーによりオン／オフする回路にお
いて、 前記リレーの接点に並列に接続され、前記接点をオンす
るリレーオン信号が入力すると、前記負荷回路の容量性
負荷の充電を開始する充電回路と、前記負荷回路の電圧
が電源電圧とほぼ同電位になるまで、リレードライバー
への前記リレーオン信号の印加を遅延させる遅延回路を
有するラッシュカレント防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60117892A JPS61277320A (ja) | 1985-05-31 | 1985-05-31 | ラツシユカレント防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60117892A JPS61277320A (ja) | 1985-05-31 | 1985-05-31 | ラツシユカレント防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61277320A true JPS61277320A (ja) | 1986-12-08 |
Family
ID=14722798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60117892A Pending JPS61277320A (ja) | 1985-05-31 | 1985-05-31 | ラツシユカレント防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61277320A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0690522A (ja) * | 1992-09-07 | 1994-03-29 | Mitsubishi Electric Corp | 突入電流抑制装置 |
| JPH08317556A (ja) * | 1995-05-22 | 1996-11-29 | Nec Corp | 突入電流防止回路 |
| JP2908017B2 (ja) * | 1990-06-04 | 1999-06-21 | ミツビシ キャタピラー フォークリフト アメリカ インコーポレイテッド | フィルターキャパシタプレチャージング装置 |
| JP2006155915A (ja) * | 2004-11-25 | 2006-06-15 | Nissan Motor Co Ltd | 電流供給装置 |
-
1985
- 1985-05-31 JP JP60117892A patent/JPS61277320A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2908017B2 (ja) * | 1990-06-04 | 1999-06-21 | ミツビシ キャタピラー フォークリフト アメリカ インコーポレイテッド | フィルターキャパシタプレチャージング装置 |
| JPH0690522A (ja) * | 1992-09-07 | 1994-03-29 | Mitsubishi Electric Corp | 突入電流抑制装置 |
| JPH08317556A (ja) * | 1995-05-22 | 1996-11-29 | Nec Corp | 突入電流防止回路 |
| JP2006155915A (ja) * | 2004-11-25 | 2006-06-15 | Nissan Motor Co Ltd | 電流供給装置 |
| JP4586510B2 (ja) * | 2004-11-25 | 2010-11-24 | 日産自動車株式会社 | 電流供給装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6230447B2 (ja) | ||
| EP0404124B1 (en) | Charge pump having pull-up circuit operating with two clock pulse sequences | |
| US4952863A (en) | Voltage regulator with power boost system | |
| JPS61277320A (ja) | ラツシユカレント防止回路 | |
| JPH0281090A (ja) | 電力回収回路 | |
| JPS5814623A (ja) | 電気負荷の短絡保護装置 | |
| US4158224A (en) | Inverter apparatus | |
| JPS5879494A (ja) | 直流給電形電子モ−タ用コミユテ−タ | |
| JPS59147524A (ja) | パルス発生回路 | |
| JPS6176026A (ja) | 突入電流防止回路 | |
| SU1465965A1 (ru) | Формирователь одиночных импульсов | |
| JP2585554B2 (ja) | 電源装置 | |
| JPH0229117A (ja) | リセット回路 | |
| JPH0334693B2 (ja) | ||
| JPH0245380B2 (ja) | ||
| JPS605772A (ja) | 直流安定化電源回路 | |
| JP2631519B2 (ja) | 電位保持回路 | |
| JPH01170365A (ja) | 突入電流防止回路 | |
| SU1739485A1 (ru) | Ждущий мультивибратор | |
| US5767731A (en) | Circuit for error free operation of opto-isolated driver during power-up | |
| JPS587725Y2 (ja) | パルス遅延回路 | |
| JPH0546350Y2 (ja) | ||
| JPS6338694Y2 (ja) | ||
| JPS6342747Y2 (ja) | ||
| JP2658112B2 (ja) | 単安定マルチバイブレータ回路 |