JP2658112B2 - 単安定マルチバイブレータ回路 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、再トリガ機能を有する単安定マルチバイブ
レータ回路に関するものである。

従来の技術 単安定マルチバイブレータ回路は時間設定等のために
広く用いられている。

以下に従来の単安定マルチバイブレータ回路について
説明する。

第３図は従来の単安定マルチバイブレータ回路の一例
を示すものである。第３図において、１はトリガ入力端
子、２はタイミング回路、３はスイッチ素子、４はコン
デンサ６の放電抵抗、５はコンデンサ６を充電する定電
流源、６はコンデンサ、７は基準電圧、８は比較器で、
コンデンサ６の電圧が基準電圧７を越えた場合に出力を
生ずるものである。９は出力端子である。

以上のように構成された単安定マルチバイブレータ回
路について、以下その動作について説明する。

まず、トリガ入力端子１よりトリガパルスが入力され
ると、タイミング回路２はスイッチ素子３を開いてコン
デンサ６に定電流源５によって充電を開始させ、コンデ
ンサ６の電圧が基準電圧７を越えたことによって生ずる
比較器８の出力で再びスイッチ素子３を閉じ、抵抗４を
通してコンデンサ６に充電された電荷を放電させる。こ
のように入力トリガパルス開始時点よりコンデンサ６に
充電が開始され、コンデンサ６の電圧が上昇し、コンデ
ンサ６の充電電圧が基準電圧７と等しくなるまでの時間
が単安定マルチバイブレータ回路の設定時間、すなわち
出力パルス幅となる。

発明が解決しようとする問題点 しかしながら上記の従来の構成では、１回目のトリガ
パルスが到来し、コンデンサ６が充放電サイクルを行っ
た後に２回目のトリガパルスが到来するような場合にお
いては正常に動作するが、１回目の充放電サイクルを終
了しないうちに２回目のトリガパルスが到来した場合
は、コンデンサ６への２回目のトリガパルスは無視さ
れ、次のトリガパルスによって再び動作を開始するた
め、パルス間隔が狭くなっているにもかかわらず、間隔
が広いパルスが入力された場合と同様の出力し、設定時
間以上のパルス幅のパルスを出力するという欠点を有し
ていた。

本発明は上記従来の問題点を解決するもので、入力信
号の間隔に関係なく所定のパルス幅を出力することが可
能な単安定マルチバイブレータ回路を提供することを目
的とする。

問題点を解決するための手段 この目的を達成するために本発明の単安定マルチバイ
ブレータ回路はコンデンサと、このコンデンサの充電電
圧と基準電圧とを比較する比較手段と、前記コンデンサ
の電荷をスイッチにより充放電させるタイミング回路と
を備える単安定マルチバイブレータ回路であって、トリ
ガ信号端子と接続し、トリガ信号を遅延させた出力信号
を二ヶ所で出力する遅延回路と、この遅延回路の一方の
出力信号を反転するNOT回路と、このNOT回路の出力信号
と前記トリガ端子のトリガ信号との積をとるAND回路
と、このAND回路の出力信号と前記比較出力信号との和
をとるOR回路とを設け、このOR回路の出力信号と、前記
遅延回路の他方出力信号とを前記タイミング回路に入力
する構成である。

作用 この構成によって、トリガ信号が入力されるごとにコ
ンデンサを放電させ、入力信号の間隔に関係なく所定の
パルス幅を出力することができる。

実施例 以下本発明の一実施例について、図面を参照しながら
説明する。第１図は本発明の実施例における単安定マル
チバイブレータ回路を示すものである。

第１図において、第２図と同じものには同一の番号を
付している。なお14は第１図と同じ従来の単安定マルチ
バイブレータ部を示している。10は遅延回路、11はNOT
ゲート、12はANDゲート、13はORゲートである。

以上のように構成された単安定マルチバイブレータ回
路について、以下その動作を説明する。

第２図（ａ）は通常動作における各部のタイムチャー
トを示している。トリガパルスが入力されると、遅延回
路10の出力Ｂは、トリガパルスに対してある一定時間の
遅れを生じ、その出力ＢをNOTゲート11によって反転さ
せ、そのNOTゲート11の出力とトリガパルスをANDゲート
12により積をとることによってある一定幅のパルスが得
られる。そのパルスをORゲート13に入力することによっ
てタイミング回路２に入力されるが、もともとスイッチ
素子３は閉じたままであるため、コンデンサ６の電位は
0Vのままである。遅延回路10の出力Ｂはタイミング回路
２に入力され、タイミング回路２はスイッチ素子３を開
いてコンデンサ６に定電流源５によって充電を開始させ
る。コンデンサ６の電圧が基準電圧７を越えると比較器
８はパルスを発生し、そのパルスによって再びスイッチ
素子３を閉じ、コンデンサ６を放電させる。このように
遅延回路10の出力Ｂがタイミング回路２に入力された時
点よりコンデンサ６に充電が開始され、コンデンサ６の
電圧が上昇し、コンデンサ６の充電電圧が基準電圧７と
等しくなるまでの時間が単安定マルチバイブレータ回路
の設定時間、すなわち出力パルス幅となる。

第２図（ｂ）は１回目の充放電サイクルを終了しない
うちに２回目のトリガパルスが到来した場合のタイムチ
ャートを示している。１回目の充放電サイクルが終了さ
れないうちにトリガパルスが入力されると、上述したよ
うにANDゲート12にある一定幅のパルスを生じ、そのパ
ルスによってタイミング回路２はスイッチ素子３を閉じ
て、コンデンサ６を放電せしめる。そして遅延回路10の
出力Ｂによってタイミング回路２はスイッチ素子３を開
いて、コンデンサ６の充電を開始させる。コンデンサ６
の電圧が基準電圧７を越えると比較器８はパルスを発生
し、そのパルスによって再びスイッチ素子３を閉じ、コ
ンデンサ６を放電させる。従って単安定マルチバイブレ
ータの出力は２回目のトリガパルスが入力された後に正
規のパルス幅を示すようになる。２回目の充放電サイク
ルを終了しないうちに３回目のトリガパルスが到来した
場合は、３回目のトリガパルスより所定のパルス幅が得
られ、それ以後も同様にして出力が得ることができる。

以上のように本実施例によれば、従来の単安定マルチ
バイブレータ回路にAND,OR,NOTゲート及び遅延回路を設
けることにより、パルス間隔が、コンデンサの充電時間
より短くなっても再トリガがかかり、所定のパルス幅を
得ることができる。

なお遅延回路10の遅延時間はコンデンサ６の放電時間
と等しくし、コンデンサ６の放電時間は、その充電時間
よりも十分に小さいものとすれば、遅延における単安定
マルチバイブレータの設定時間の誤差は無視できる。

発明の効果 以上のように本発明は、トリガ信号を遅延させる遅延
回路、遅延回路の出力を反転させるNOTゲート、NOTゲー
トの出力とトリガ信号の積をとるANDゲート、ANDゲート
の出力を比較出力に加算するORゲートを付加することに
より、入力トリガ信号の間隔に関係なく所定のパルス幅
の出力を生ずることができる優れた単安定マルチバイブ
レータを実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例における単安定マルチバイブ
レータの回路図、第２図の（ａ）は通常動作におけるタ
イムチャート、（ｂ）は１回目の充放電サイクルを終了
しないうちに２回目のトリガパルスが到来した場合のタ
イムチャート、第３図は従来の単安定マルチバイブレー
タの一例を示す回路図、第４図は従来の充放電サイクル
を終了しないうちに２回目のトリガパルスが到来した場
合のタイムチャートである。 １……トリガ入力端子、２……タイミング回路、３……
スイッチ素子、４……放電抵抗、５……定電流源、６…
…コンデンサ、７……基準電圧、８……比較器、９……
出力端子、10……遅延回路、11……NOTゲート、12……A
NDゲート、13……ORゲート。

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】コンデンサと、このコンデンサの充電電圧
   と基準電圧とを比較する比較手段と、前記コンデンサの
   電荷をスイッチにより充放電させるタイミング回路とを
   備える単安定マルチバイブレータ回路であって、トリガ
   信号端子と接続し、トリガ信号を遅延させた出力信号を
   二ヶ所で出力する遅延回路と、この遅延回路の一方の出
   力信号を反転するNOT回路と、このNOT回路の出力信号と
   前記トリガ端子のトリガ信号との積をとるAND回路と、
   このAND回路の出力信号と前記比較出力信号との和をと
   るOR回路とを設け、このOR回路の出力信号と、前記遅延
   回路の他方出力信号とを前記タイミング回路に入力する
   単安定マルチバイブレータ回路。