KR920004509Y1 - 스위칭소자를 이용한 리세트회로 - Google Patents

스위칭소자를 이용한 리세트회로 Download PDF

Info

Publication number
KR920004509Y1
KR920004509Y1 KR2019890007779U KR890007779U KR920004509Y1 KR 920004509 Y1 KR920004509 Y1 KR 920004509Y1 KR 2019890007779 U KR2019890007779 U KR 2019890007779U KR 890007779 U KR890007779 U KR 890007779U KR 920004509 Y1 KR920004509 Y1 KR 920004509Y1
Authority
KR
South Korea
Prior art keywords
reset
supply voltage
power supply
terminal
capacitor
Prior art date
Application number
KR2019890007779U
Other languages
English (en)
Other versions
KR910001731U (ko
Inventor
오승환
Original Assignee
삼성전관 주식회사
김정배
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전관 주식회사, 김정배 filed Critical 삼성전관 주식회사
Priority to KR2019890007779U priority Critical patent/KR920004509Y1/ko
Publication of KR910001731U publication Critical patent/KR910001731U/ko
Application granted granted Critical
Publication of KR920004509Y1 publication Critical patent/KR920004509Y1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/22Modifications for ensuring a predetermined initial state when the supply voltage has been applied
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음.

Description

스위칭소자를 이용한 리세트회로
제 1 도는 종래의 리세트회로의 모식도.
제 2 도는 제 1 도에 도시된 리세트회로의 입출력 파형도.
제 3 도는 본 고안에 따른 리세트 회로도.
* 도면의 주요부분에 대한 부호의 설명
10 : RC 시정수부 20 : 제1반전부
30 : 제2반전부 40 : 스위칭부
본 고안은 스위칭소자를 이용하여 리세트동작을 안정화 시키는 리세트회로에 관한 것으로, 보다 상세하게는 임의의 장치를 리세트시킨후 곧 바로 다시 리세트할 때 리세트동작이 오동작되지 않도록 하는 리세트회로에 관한 것이다.
일반적으로 동작한 계전기를 동작전의 상태로 돌리거나, 데이타처리기구의 전체 또는 일부를 미리 정한 상태로 돌리거나, 디지탈회로에서 소자의 상태를 초기상태로 돌리는 데 사용하는 회로가 리세트회로이며, 제 1 도에는 종래의 리세트회로가 도시되어 있다.
동 도면에 도시된 리세트회로의 전원잔압 입력단에 입력된 전원전압(Vcc)이 제 2a 도와 같다면 리세트회로의 일측출력단에는 제 2c 도와 같은 파형이 출력되고, 타측출력단(RST)에는 제 2b 도와 같은 파형이 출력된다. 제 2 도에 도시된 파형중의 A구간은 리세트회로의 전원전압(Vcc)의 입력단에 공급되는 전원전압이 차단된 후 곧바로 다시 공급되었을때 두출력 단자의 출력파형을 도시한 것으로서, 이는 리세트회로에 공급되는 전원전압을 차단하고 다시 리세트 출력신호를 출력하고자 전원전압을 곧바로 공급하면 캐패시터(C)에 충전된 전하가 다이오드(D)를 통해 완전히 방전되지 않고 남아있어 사용자가 희망하는 리세트신호가 출력되지 않는 결점이 있었다.
따라서 본 고안은 상기와 같은 종래의 리세트회로가 수반하는 제반결점을 해소하고자 스위칭소자인 프로그래머블 유니졍션 트랜지스터(Programmable Unijunction Transistor, PUT)소자의 특성을 이용하여 안출한 것으로서, 스위칭소자(PUT)를 사용하여 회로의 리세트 요구시간에 맞게 캐패시터의 방전이 될 수 있도록한 것이다.
본 고안의 목적은 임의의 장치를 리세트하기 위해 전원전압을 공급한 후 곧바로 다시 리세트 출력신호를 출력하고자 할 때 리세트동작이 오동작이 되지 않는 리세트회로를 제공하는 것이 목적이다.
상기의 목적을 달성하기 위하여 본 고안에 따른 리세트회로는 입력전원 전압을 충전 및 방전하여 리세트펄스를 발생하는 RC시정수부와, 상기 RC시정수부에서 출력되는 리세트펄스를 반전시키는 제1, 2반전부와, 상기 RC시정수부에서 방전되는 전하를 순간 바이패스시키는 스위칭부를 포함하며 상기 스위칭부는 상기 RC시정수부내에 있는 캐패시터에 충전된 전하를 전원전압이 투입될 때 곧바로 방전시키도록 캐패시터와 일측단자가 접지단에 연결된 저항의 타측단자사이에 스위칭소자를 연결하고, 이 스위칭소자의 게이트단자에는 저항을 통한 전원전압이 공급되는 것을 특징으로 한다.
이하, 본 고안을 제 3 도를 참고하여 상세히 설명한다.
RC시정수부(10)는 전원전압 공급단과 접지단사이에 저항(R1)과 캐패시터(C)를 직렬연결하여 전원전압(Vcc)이 공급되며 RC시정수부(10)에 의해서 결정된 리세트펄스를 발생하도록 구성된다.
제 1, 2 반전부(20, 30)는 상기 RC시정수부(10)에서 출력된 리세트 펄스를 반전하여 임의의 장치를 리세트하도록 구성된다.
스위칭부(40)는 RC시정수부(10)내에 있는 캐패시터(C) 충전된 전하를 전원전압(Vcc)이 투입될 때 곧바로 방전시키도록 캐패시터(C)와 일측단자가 접지단에 연결된 저항(R3)의 타측단자사이에 스위칭소자(PUT)를 연결하고, 이 스위칭소자(PUT)의 게이트 단자에는 저항(R2)을 통한 전원 전압(Vcc)이 공급되게 구성한다.
그리고 스위칭소자(PUT)의 특성은 일반적으로 널리 알려져 있는 것이므로 여기에서는 설명을 생략한다.
상기와 같은 구성을 가진 본 고안에 의한 리세트회로의 작동관계를 전체적으로 설명한다.
제 3 도에 도시된 리세트회로의 전원전압 공급단에 전원전압(Vcc)이 절환수단에 의해서 공급되면, RC시정수부(10)내에 있는 캐패시터(C)에 충전된 후 제1, 2반전부(20, 30)에서 파형이 정형 및 반전되어 임의의 시스템의 리세트단자에 리세트신호(RST)(RSTB)신호가 인가되어 시스템을 초기화 시킨다.
이와같이 임의의 시스템이 초기화된 후 곧바로 다시 리세트시키고자 전원전압 공급단에 공급된 전원전압(Vcc)을 차단한 후 다시 투입하면 스위칭부(40)내에 있는 스위칭소자(PUT)의 게이트단자에는 저항(R2)을 통한 "하이"전압이 공급된다.
따라서 스위칭소자(PUT)는 전원전압(Vcc)이 투입되는 순간부터 일정시간(스위칭소자의 포화상태기간)이 되면 도통되므로 RC시정수부(10)내에 있는 캐패시터(C)에 충전된 전화가 상기 스위칭소자(PUT)를 동하여 바이패스된다.
상기와 같이 전원전압(Vcc)이 투입될 때 RC시정수부(10)에서는 리세트펄스가 출력되고, 스위칭부(40)의 스위칭소자(PUT)가 포화상태가 되면 캐피시터(C)에 충전된 전하가 곧바로 방전되므로 순간 리세트동작을 다시할 때에 오동작하는 경우가 없다. 즉, 캐패시터(C)에 완충되는 시간이후에 스위칭소자(PUT)가 도통되게저항(R2)값이 설정되어있기때문에 리세트펄스 발생후 캐패시터(C)에 충전된 전하를 곧바로 방전시키므로 순간재동작시에도 오동작을 하지 않는다.
상술한 바와같이 작동하는 본 고안의 작용효과는 전원전압의 절환 타이밍이 빨라도 리세트신호를 정확히 출력하기 때문에 기존 리세트회로에서 캐패시터에 남아있는 전하에의해서 리세트신호가 제대로 출력되지 않는 문제점을 해소하는 이점이 있다.

Claims (1)

  1. 투입된 전원전압을 충전 및 방전하여 리세트펄스를 발생하도록 저항(R1)과 캐패시터(C)를 전원전압(Vcc)공급단과 접지단사이에 직렬로 연결하여 구성된 RC시정수부(10), 상기 RC시정수부(10)에서 출력되는 리세트펄스를 반전시켜 시스템을 리세트시키는 제1, 반전부(20, 30), 및 상기 RC시정수부(10)에서 방전되는 전하를 순간 바이패스시키는 스위칭부(40)를 포함하며 상기 스위칭부(40)는 상기 RC시정수부(10)내에 있는 캐패시터(C)에 충전된 전하를 전원전압(Vcc)이 투입될 때 곧바로 방전시키도록 캐패시터(C)와 일측단자가 접지단에 연결된 저항(R3)의 타측단자사이에 스위칭소자(PUT)를 연결하고, 이 스위칭소자(PUT)의 게이트단자에는 저항(R2)을 통한 전원전압(Vcc)이 공급되는 것을 특징으로 하는 스위칭소자를 이용한 리세트회로.
KR2019890007779U 1989-06-03 1989-06-03 스위칭소자를 이용한 리세트회로 KR920004509Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019890007779U KR920004509Y1 (ko) 1989-06-03 1989-06-03 스위칭소자를 이용한 리세트회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019890007779U KR920004509Y1 (ko) 1989-06-03 1989-06-03 스위칭소자를 이용한 리세트회로

Publications (2)

Publication Number Publication Date
KR910001731U KR910001731U (ko) 1991-01-25
KR920004509Y1 true KR920004509Y1 (ko) 1992-07-02

Family

ID=19286850

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019890007779U KR920004509Y1 (ko) 1989-06-03 1989-06-03 스위칭소자를 이용한 리세트회로

Country Status (1)

Country Link
KR (1) KR920004509Y1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102228862B1 (ko) * 2020-07-22 2021-03-17 주식회사 이노밴티지 싱크대용 음식물 처리기

Also Published As

Publication number Publication date
KR910001731U (ko) 1991-01-25

Similar Documents

Publication Publication Date Title
US5039875A (en) CMOS power-on reset circuit
US4296338A (en) Power on and low voltage reset circuit
US4902907A (en) Reset signal generating circuit
JPH0697429B2 (ja) 低電圧阻止制御装置
KR910008941B1 (ko) 입력신호 변화를 검출하는 회로를 지닌 반도체 집적회로
IE53321B1 (en) Misoperation prevention circuit
JPS634151B2 (ko)
KR920004509Y1 (ko) 스위칭소자를 이용한 리세트회로
US5063355A (en) Timer circuit
US3772535A (en) Accurate monostable multivibrator
GB934306A (en) Tunnel diode logic circuit
JPS592427A (ja) 遅延装置を備えた接続装置
JPH04227315A (ja) 非同期遅延回路および入力信号遅延方法
US4620119A (en) Dual-mode timer circuit
US3660692A (en) Electronic interval timer
KR960026785A (ko) 반도체장치
US5874842A (en) Sample and hold circuit having quick resetting function
SU1629981A1 (ru) Электронный коммутатор
KR900000669Y1 (ko) 순차 타이머회로
KR840001747Y1 (ko) 인버터를 사용한 신호 반전 회로
KR100203868B1 (ko) 파워-온 리셋회로
EP0909030B1 (en) Integrated device for use in a monostable circuit
SU974581A1 (ru) Таймер
KR910006456Y1 (ko) 터치 스위칭 동작에 따른 트리거 입력에러 방지회로
US3604955A (en) Step input responsive output pulse generation circuit

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application
E902 Notification of reason for refusal
J2X1 Appeal (before the patent court)

Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL

E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20010629

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee