KR910008941B1 - 입력신호 변화를 검출하는 회로를 지닌 반도체 집적회로 - Google Patents

입력신호 변화를 검출하는 회로를 지닌 반도체 집적회로 Download PDF

Info

Publication number
KR910008941B1
KR910008941B1 KR1019870000311A KR870000311A KR910008941B1 KR 910008941 B1 KR910008941 B1 KR 910008941B1 KR 1019870000311 A KR1019870000311 A KR 1019870000311A KR 870000311 A KR870000311 A KR 870000311A KR 910008941 B1 KR910008941 B1 KR 910008941B1
Authority
KR
South Korea
Prior art keywords
output
circuit
gate
high level
low level
Prior art date
Application number
KR1019870000311A
Other languages
English (en)
Other versions
KR870007512A (ko
Inventor
아쓰시 다게우시
Original Assignee
후지쓰 가부시끼가이샤
야마모또 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모또 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR870007512A publication Critical patent/KR870007512A/ko
Application granted granted Critical
Publication of KR910008941B1 publication Critical patent/KR910008941B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
    • H03K5/1534—Transition or edge detectors

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

내용 없음.

Description

입력신호 변화를 검출하는 회로를 지닌 반도체 집적회로
제1도는 어드레스 변화를 검출하는 펄스를 발생하는 종래 회로의 회로도.
제2도는 제1도에 도시된 회로의 파형도.
제3도는 본 발명의 제1실시예에 따른 어드레스 신호 변화를 검출하기 위한 검출회로를 지닌 반도체 집적회로의 회로도.
제4도는 제3도에 도시된 회로의 파형도.
제5도는 제3도에 도시된 지연회로의 일예를 보인 회로도.
제6도는 제5도에 도시된 회로에서 캐패시터 양단의 전압변화를 나타낸 그래프도.
제7도는 본 발명의 제2실시예에 따른 회로도.
제8도는 제7도에 도시된 회로의 출력전압을 나타낸 파형도.
본 발명은 어드레스 신호 변화등과 같은 입력신호를 검출하기 위한 검출회로를 지닌 반도체 집적회로에 관한 것으로 특히, 어드레스 신호가 변화할때 소정(정상)의 시간 간격보다 짧지않은 펄스폭을 항상 갖는 펄스를 발생시키기 위한 반도체 집적회로에 관한 것이다.
어떤 반도체 메모리 소자는 어드레스 신호가 변화될때 워어드 라인(word line)을 방전시키고 비트 라인(bit line)을 단락시켜서 그의 충전을 촉진시키기 위하여 펄스를 발생시키는 펄스 발생회로를 포함하고 있다. 이러한 펄스는 보통 일정한 펄스 폭을 갖는데, 상기한 목적을 달성하기 위하여 그 펄스의 폭이 정상적인 펄스 폭보다 짧아서는 안된다. 만약에 어떤 이유로 해서 어드레스의 변화와 등가인 변화가 짧은 간격에서 발생된다면, 그 펄스의 폭은 정상적인 펄스의 폭보다 짧게 되서 그러한 펄스를 적용하게 되면 메모리 소자의 정상적인 동작이 계속되는 것을 보장할 수가 없다.
본 발명은 상기한 문제점을 해결하기 위하여 안출된 것으로, 항상 소정치 이상의 폭을 갖는 펄스를 발생시키는 펄스 발생회로를 지닌 반도체 집적회로를 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여 본 발명에서는 어드레스 신호등과 같은 입력신호의 변화를 검출하기 위한 검출회로를 지닌 반도체 집적회로를 제공하고 있다.
본 반도체 집적회로는 제1, 제2 및 제3게이트회로 및 제1 및 제2지연회로로 이루어져 있다. 제1게이트 회로는 그 일측 입력에 어드레스 신호를 받으며 그 타측 입력에는 제1지연회로의 출력을 받는다. 제1게이트회로의 출력은 제3게이트회로의 일측 입력 및 제2지연회로에 각각 인가된다. 제2게이트회로는 그 일측 입력에 반전 어드레스 신호를 받으며 그 타측 입력에는 제2지연회로의 출력을 받는다. 제2게이트회로의 출력은 제3게이트회로의 타측 입력 및 제1지연회로에 각각 인가된다. 따라서, 제1, 제2 및 제3게이트회로가 NAND 게이트라면, 어드레스 입력이 로우레벨(L)일때 제1지연회로가 리세트되서 로우레벨(L)의 신호를 출력하고, 제1, 제2 및 제3게이트회로가 NOR 게이트라면, 어드레스 입력이 하이레벨(H)일때 제1지연회로가 리세트되서 하이레벨(H)의 신호를 출력한다. 반면에, 제1, 제2 및 제3게이트회로가 NAND 게이트라면, 반전 어드레스 입력이 로우레벨(L)일때 제2지연회로가 리세트되서 로우레벨(L)신호를 출력하고, 제1, 제2 및 제3게이트회로가 NOR 게이트라면, 반전 어드레스 입력이 하이레벨(H)일때 제2지연회로가 리세트되서 하이레벨(H)신호가 출력된다. 결과적으로, 본 발명에 따른 반도체 집적회로는 어드레스 신호에 변화가 발생될때 소정치 이상의 폭을 갖는 펄스를 항상 발생시킨다.
본 발명의 실시예를 설명하기에 앞서 제1도 및 제1도에 도시된 회로의 파형을 나타내는 제2도를 참조하여 종래 기술을 설명할 것이다.
제1도에 도시된 바와같이, 종래의 회로는 NAND 게이트(11,12,13) 및 지연회로(14,15)로 구성되어 있다. 참조부호 A는 어드레스 신호를
Figure kpo00001
는 반전 어드레스 신호를, P는 출력펄스를 각각 나타낸다. 도면에서 참조부호 c 내지 f와 관련하여 제2도에 그 파형을 도시하고 있으며, 참조부호 DV1및 DV2는 각각 e 및 f점의 전압과 반대되는 극성을 갖는 지연회로(14) 및 (15)에서의 충전전압이다.
제2도에서 시각(t1)으로 도시된 바와같이, 어드레스 신호(A)가 하이레벨(H)이고 반전 어드레스 신호(
Figure kpo00002
)가 로우레벨(L)일때, NAND 게이트(12)의 출력(C)은 하이레벨(H)로 되고, NAND 게이트(11)의 출력(d)은 로우레벨(L)이 되고, NAND 게이트(13)의 출력(p)은 하이레벨(H)이 된다. 시각(t2)에서, 어드레스 신호(A)가 로우레벨(L)이고 반전어드레스 신호(A)가 하이레벨(H)일때, NAND 게이트(11)의 출력(d)은 하이레벨(H)로 되고, NAND 게이트(12)의 출력(C)은 여전히 하이레벨(H)이며, NAND 게이트(13)의 출력(p)은 로우레벨(L)로 된다. 지연회로(15)에 의한 지연시간(ND)이 경과한 후에, 지연회로(15)의 출력(f)은 하이레벨(H)이고, NAND 게이트(12)의 출력(c)은 로우레벨(L)로 되며, NAND 게이트(13)의 출력(P)은 하이레벨(H)로 된다. 이렇게 하여, 어드레스 신호(A)가 하이레벨(H)에서 로우레벨(L)로 되고 반전 어드레스 신호(
Figure kpo00003
)가 로우레벨(L)에서 하이레벨(H)로 될때, 지연회로(15)에 의한 지연시간과 같은 간격(ND)동안 로우레벨(L)인 출력(p)이 얻어진다. 반대로, 어드레스 신호(A)가 로우레벨(L)에서 하이레벨(H)로 되고 반전 입력신호(
Figure kpo00004
)가 하이레벨(H)에서 로우레벨(L)로 될때, 지연회로(14)에 의한 지연시간 동안 로우레벨(L)인 출력(p)이 얻어진다. 지연회로(14) 및 (15)에 의한 지연시간이 동일하다면, 출력(p)의 펄스폭은 양쪽의 경우에서 동일하게 된다.
상기한 바와같이, 제1도의 회로에서 소정의 펄스 폭을 갖는 펄스(p)가 어드레스 신호가 변화될때 출력된다. 상기한 경우가 정상적인 경우이지만 만약에 어드레스 신호의 변화가 제2도에 시각(t3)에서 시각(t5)로 도시된 지연시간(ND)내에서 발생된다면 출력(p)의 펄스 폭은 소정치(ND)보다 좁게 될 것이다. 즉 시각(t3)에서 어드레스(A)가 하이레벨(H)이면, 반전 어드레스 신호(
Figure kpo00005
)는 로우레벨(L)이고 출력(p)은 하이레벨(H)이며, 시각(t4)에서 어드레스 신호(A)가 로우레벨(L)이고 반전 어드레스 신호(
Figure kpo00006
)가 하이레벨(H)이라면, 그때에 출력(p)은 로우레벨(L)이 된다. 이 시점까지는 레벨에 있어서의 변화가 상기한 경우에서와 같을 것이다. 그러나, 지연시간(ND)동안, 즉, 지연회로(15)의 출력(f)이 하이레벨(H)이 되기 전에 시각(t5)에서 도시된 바와같이 어드레스 신호(A)가 하이레벨(H)로 되고 반전 어드레스 신호(
Figure kpo00007
)가 로우레벨(L)로 된다면, 지연회로(14)의 출력(e)은 여전히 하이레벨(H)이기 때문에 NAND 게이트(11)의 출력(d)은 즉시 로우레벨(L)로 되고, 따라서 출력(p)은 하이레벨이 된다.
보통 어드레스 신호의 변화는 지연시간(ND)보다 짧은 시간 간격에서는 일어나지 않으며, 제2도에서 시각(t3) 내지 시각(t5)에 도시된 바와같은 변화는 노이즈 삽입과 같은 비정상적인 상태이다. 비정상적인 상태가 반도체 메모리 소자에서 일어날때 출력(p)의 펄스 폭은 소정치(ND)보다 짧아서는 안된다. 펄스 폭이 소정치(ND)보다 짧게되면, 메모리 동작동안 오류가 발생될 수 있다. 제2도에서 참조부호 AB는 비정상적인 펄스 폭을 나타내며, 올바른 경우 그것은 0의 폭을 갖는다.
제3도는 본 발명의 제1실시예를 나타낸 도면이다. 제3도의 회로는 NAND 게이트(21,22,23) 및 지연회로(24,25)를 포함한다.
제1도의 회로와 비교하여 제3도의 회로에는 지연회로(14) 대신에 NAND 게이트(26), 리세트 가능 지연회로(28) 및 인버터(30)로 이루어진 지연회로(24)와, 지연회로(15) 대신에 NAND 게이트(27), 리세트 가능 지연회로(25) 및 인버터(31)로 이루어진 지연회로(25)가 구비되어 있다. 제4도에서는 제2도에서의 참조부호 c,d,e,f 및 DV1, DV2에 대응되는 참조부호에 프라임(prime)을 첨가하고 있다.
제4도에 도시된 바와같이, 본 회로에서 출력 펄스(p)는 어드레스 신호의 변화가 짧은 간격에서 일어났을때, 어드레스 신호의 변화의 시작으로 부터 시작되어 최종의 어드레스 신호의 변화로 부터 지연시간(ND)후에 끝이 난다. 이렇게 하여, 짧은 펄스 폭을 갖는 출력(p)은 발생되지 않는다.
즉, 시각(t3)에서 어드레스 신호(A)가 하이레벨(H)이고 반전 어드레스 신호(
Figure kpo00008
)가 로우레벨(L)일때, NAND 게이트(22)의 출력(c′)은 하이레벨(H)이고 NAND 게이트(26)의 출력은 로우레벨(L)이고 인버터(30)의 출력(e′)은 하이레벨(H)이고, NAND 게이트(21)의 출력(d′)은 로우레벨(L)이고 NAND 게이트(23)의 출력(p)은 하이레벨(H)이 된다. 시각(t4)에서 어드레스 신호(A)가 로우레벨(L)이고 반전 어드레스 신호(
Figure kpo00009
)가 하이레벨(H)일때, NAND 게이트(21)의 출력(d′)은 하이레벨(H)이고 NAND 게이트(23)의 출력(p)은 로우레벨(L)이다. NAND 게이트(21)의 출력(d′)이 하이레벨(H)일때, NAND 게이트(27)의 출력은 로우레벨(L)이다. 이어, 리세트 가능 지연회로(25)의 지연시간이 경과한 후에 인버터(31)의 출력(f′)은 하이레벨(H)이고, NAND 게이트(22)의 출력(c′)은 로우레벨(L)이고, NAND 게이트(23)의 출력(p)은 하이레벨(H)이 된다. 지연시간의 경과(t5)전에 만약 어드레스 신호(A)가 하이레벨(H)이 되고 반전 어드레스 신호(
Figure kpo00010
)가 로우레벨(L)이 된다면 NAND 게이트(22)의 출력(c′)은 하이레벨(H)이 된다. 이때에, 제1도의 회로에서는 지연회로(14)의 출력(e)이 로우레벨(L)이 되고 그러므로 NAND 게이트(13)의 출력(p)은 하이레벨(H)이 된다. 그러나, 제3도에서는 어드레스 신호(A)가 로우레벨(L)일때 리세트 가능 지연회로(24)는 NAND 게이트(26)의 하이레벨(H) 출력에 의해 리세트되고 따라서, 리세트 가능 지연회로(28)의 출력은 하이레벨(H)이 된다. 따라서, 인버터(30)의 출력(e′)은 로우레벨(L)이 되고 NAND 게이트(21)의 출력(d′)은 하이레벨(H)이 되고 NAND 게이트(23)의 출력(p)은 그대로 로우레벨(L)로 남는다. 계속해서, 어드레스 신호(A)가 로우레벨(L)이고 반전 어드레스 신호(
Figure kpo00011
)가 하이레벨일때, NAND 게이트(21)의 출력(d′)은 하이레벨(H)이 되고, 반전 어드레스 신호(
Figure kpo00012
)가 로우레벨(L)이기 때문에 리세트 가능 지연회로(25)는 NAND 게이트(27)의 하이레벨(H) 출력에 의해 리세트되고, 리세트 가능 지연회로(29)의 출력은 하이레벨(H)이 되고 인버터(3)의 출력(f′)은 로우레벨(L)이 되고 NAND 게이트(22)의 출력(c′)은 하이레벨(H)이 되고 NAND 게이트(23)의 출력(p)은 여전히 로우레벨(L)로 남는다. 이때에, 만약 어드레스의 변화가 그쳐서 어드레스 신호(A)가 로우레벨(L)로 남고 반전 어드레스 신호(
Figure kpo00013
)가 하이레벨(H)로 남는다면, 회로는 정상적으로 동작한다. 이 상태에서, NAND 게이트(21)의 출력(d′)은 하이레벨(H)이 되기 때문에, NAND 게이트(27)의 출력은 로우레벨(L)이 되고 리세트 가능 지연회로(25)는 시간을 계수하기 시작한다. 소정의 지연시간(ND)이 경과한 후에, 리세트 가능 지연회로(25)의 출력은 로우레벨(L)이 되고 인버터(31)의 출력(f′)은 하이레벨(H)로 되고, NAND 게이트(23)의 출력(c′)은 로우레벨(L)이 되고, NAND 게이트(23)의 출력(p)은 하이레벨(H)이 된다.
제1도에서, 지연회로(15)가 출력(p)의 펄스 폭을 결정할때, 지연회로(14)는 사용되지 않는다. 더욱, 지연회로(14)가 하이레벨(H)의 출력을 발생시키고, 어드레스 신호(A)가 하이레벨(H)일때, NAND 게이트(11)의 출력(d)은 로우레벨(L)로 되고 NAND 게이트(13)의 출력(p)은 하이레벨(H)로 된다. 이것이 좁은 폭을 갖는 펄스의 발생에 의해 초래되는 불이익이다. 어드레스의 변화가 지연시간(ND)내에 발생되고 어드레스 신호(A)가 하이레벨(H)이고 지연회로(14)의 출력(d)이 여전히 하이레벨(H)이라고 가정하면, NAND 게이트(11)의 출력(d)은 로우레벨(L)이 되고, NAND 게이트(13)의 출력(p)은 하이레벨(H)이 된다. 이때에 즉, 어드레스 신호(A)가 로우레벨(L)일때에 지연회로(14)의 출력(e)은 출력(p)의 펄스 폭의 결정과 관련이 없으며, 따라서, 어드레스 신호(A)가 로우레벨(H)일때 출력(e)이 로우레벨(L)이라면 상관이 없다. 상기한 회로를 이용하면, 어드레스 신호(A)가 하이레벨(H)일때, 출력(d)은 로우레벨(L)로 되지 않는다.
본 발명에서는 어드레스 신호(A)가 로우레벨(L)일때, 리세트 가능 지연회로(24)는 리세트되서 그 출력은 하이레벨(H)이 된 다음 인버터(30)를 통하여 로우레벨(L)이 된다. 반전 어드레스 신호(
Figure kpo00014
)가 로우레벨(L)이고 출력(f′)이 로우레벨(L)일때 리세트 가능 지연회로(25)는 리세트된다. 따라서, 어드레스 신호(A)가 하이레벨(H)이라면 NAND 게이트(21)의 출력(d′)은 하이레벨(H)이 되고 좁은 펄스 폭을 갖는 출력펄스(p)의 발생을 방지할 수가 있다.
제5도는 지연회로(25)와 동일한 지연회로부(24)의 구체적인 예를 나타낸 도면이다. 지연회로(24)는 p채널 MOS 트랜지스터(Q1,Q2,Q3), n 채널 MOS 트랜지스터(Q4,Q5,Q6), 캐패시터(C1) 및 저항(R1)으로 이루어져 있다. 지연회로(24)에서 NAND 게이트(26) 또는 (27)는 p 채널 트랜지스터(Q1,Q2) 및 n 채널 트랜지스터(Q4,Q5)로 이루어지며, 리세트 가능 지연회로(24) 및 (25)는 캐패시터(C1) 및 저항(R1)으로 이루어지며, 인버터(30) 또는 (31)는 p 채널 MOS 트랜지스터(Q3) 및 n 채널 MOS 트랜지스터(Q6)로 이루어져 있다.
오히려, MOS 트랜지스터(Q1) 및 (Q2)는 큰 채널 폭 및 큰 채널 길이를 가지며, MOS 트랜지스터(Q4) 및 (Q5)는 작은 채널 폭 및 작은 채널 길이를 갖는다. 제5도에서 참조부호 VCC및 VEE는 각각 전원의 양극단자 및 음극단자를 나타낸다.
제6도는 제5도의 회로에서 캐패시터(C1)양단의 전하는 그 게이트에 하이레벨(H)을 인가하는 것에 시정수(R1×C1)를 따라 저항(R1) 및 트랜지스터(Q4) 및 (Q5)를 통해서 점차적으로 방전되며 따라서 캐패시터(C1) 양단의 전압은 감소된다. 전압이 Vth값까지 감소될 때, 출력레벨은 인버터에 의해 반전된다. 인버터의 동작전압은 트랜지스터(Q3) 및 (Q6)의 채널 폭 및 채널 길이에 의해 결정된다. 제6도에서 리세트(Rs)는 우측에 급격한 경사로 나타내여진다. 캐패시터(C1)가 리세트 될때, 캐패시터는 경사를 따라 급격히 충전되고 캐패시터 양단의 전압은 그 게이트에 로우레벨(L)을 인가하는 것에 의해 트랜지스터(Q1) 또는 (Q2)를 통해서 하이레벨(H)로 돌아간다. 제3도의 회로에서 리세트 가능 지연회로(24) 및 (25)의 출력레벨은 각각 제4도의 DV1및 DV2로 나타내여진다.
제7도는 본 발명의 제2실시예에 따른 회로도이다. 본 회로에서는 제1실시예와 비교하여 NOR 게이트(41,42,43)가 NAND 게이트(21,22,23) 대신에 사용되고, NAND 게이트(26,27) 대신에 OR 게이트(46,47)가 사용되며, 인버터(30,31) 대신에 증폭기(50,51)가 사용되며, 어드레스 신호(A) 또는 반전 어드레스 신호(
Figure kpo00015
)가 하이레벨(H)일때, 리세트 가능 지연회로(48) 또는 (49)의 출력이 각각 하이레벨(H)이 되도록 하기 위하여 리세트 가능 지연회로(48) 및 (49)가 리세트 된다. 본 회로의 동작은 제8도에 도시된 바와같이 출력(p)의 극성이 하이레벨(H)이라는 것을 제외하고 제1실시예의 동작과 같게 된다.
본 발명의 회로는 어드레스 신호에 비정상적인 변화가 일어나게 되면 소정치보다 큰 폭을 갖는 펄스를 항상 발생시킬 수 있기 때문에 반도체 메모리 소자에 유리하게 사용될 수 있다.

Claims (4)

  1. 입력신호의 변화를 검출하기 위한 검출회로를 지닌 반도체 집적회로에 있어서, 일측 입력에 입력신호를 받는 제1게이트회로(21) ; 일측 입력에 반전 입력신호를 받는 제2게이트회로(22) ; 상기 제1게이트회로(21)의 출력과 상기 제2게이트회로(22)의 출력을 받는 제3게이트회로(23) ; 소정의 시간 간격 동안에 상기 제2게이트회로(22)의 출력을 지연시키고 상기 제1게이트회로(21)의 타측 입력에 그 출력을 공급하기 위하여 상기 제2게이트회로(22)의 출력을 받는 제1리세트 가능 지연회로(24) 및 소정의 시간 간격 동안에 상기 제1게이트회로(21)의 출력을 지연시키고 상기 제2게이트회로(22)의 타측 입력에 그 출력을 공급하기 위하여 상기 제1게이트회로(21)의 출력을 받는 제2리세트 가능 지연회로(25)를 구비하며, 상기 제1리세트 가능 지연회로(24)는 입력신호의 변화에 응하여 리세트되며, 상기 제2리세트 가능 지연회로(25)는 반전 입력신호의 변화에 응하여 리세트되는 것을 특징으로 하는 반도체 집적회로.
  2. 청구범위 제1항에 있어서, 상기 제1, 제2 및 제3게이트회로(21,22,23)는 NAND 게이트인 것을 특징으로 하는 반도체 집적회로.
  3. 청구범위 제1항에 있어서, 상기 제1, 제2 및 제3게이트회로(21,22,23)는 NOR 게이트인 것을 특징으로 하는 반도체 집적회로.
  4. 청구범위 제1항에 있어서, 각 리세트 가능 지연회로(24,25)는 캐패시터(C1), 저항(R1), 제1-4트랜지스터(Q1,Q2,Q4,Q5) 및 인버터(Q3,Q6)로 이루어지며 ; 상기 제1트랜지스터(Q1)가 그 게이트 단자에 어드레스 신호 또는 반전 어드레스 신호로 부터 로우레벨(L)신호를 받을때, 상기 캐패시터(C1)는 상기 제1트랜지스터(Q1)를 통하여 하이레벨(H)로 충전되며 ; 상기 제2트랜지스터(Q2)가 그 게이트 단자에 상기 다른 리세트 가능 지연회로의 출력에 연결된 게이트회로의 출력으로 부터 로우레벨(L)의 신호를 받을때, 상기 캐패시터(C1)는 상기 제2트랜지스터(Q2)를 통하여 하이레벨(H)로 충전되며 ; 상기 제3트랜지스터(Q4)가 입력신호 또는 반전 입력신호로 부터 하이레벨(H) 신호를 그 게이트단자에 받거나, 상기 제4트랜지스터(Q5)가 상기 게이트회로의 출력으로 부터 하이레벨(H)의 신호를 그 게이트단자에 받을때, 상기 캐패시터(C1)의 전하는 상기 제3트랜지스터(Q4), 상기 제4트랜지스터(Q5) 및 상기 저항(R5)을 통하여 방전되며 ; 캐패시터(C1) 양단간의 전압은 상기 인버터를 통하여 소정의 임계전압에 의해 증폭 및 반전되며 출력으로써 공급되는 것을 특징으로 하는 반도체 집적회로.
KR1019870000311A 1986-01-28 1987-01-16 입력신호 변화를 검출하는 회로를 지닌 반도체 집적회로 KR910008941B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP61016051A JPS62173692A (ja) 1986-01-28 1986-01-28 半導体集積回路
JP16051 1986-01-28

Publications (2)

Publication Number Publication Date
KR870007512A KR870007512A (ko) 1987-08-19
KR910008941B1 true KR910008941B1 (ko) 1991-10-26

Family

ID=11905778

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870000311A KR910008941B1 (ko) 1986-01-28 1987-01-16 입력신호 변화를 검출하는 회로를 지닌 반도체 집적회로

Country Status (5)

Country Link
US (1) US4717835A (ko)
EP (1) EP0232038B1 (ko)
JP (1) JPS62173692A (ko)
KR (1) KR910008941B1 (ko)
DE (1) DE3765259D1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4973865A (en) * 1989-12-20 1990-11-27 Vlsi Technology, Inc. Auto-delay gain circuit
US5019724A (en) * 1989-12-20 1991-05-28 Sgs-Thomson Microelectronics, Inc. Noise tolerant input buffer
EP0463243B1 (en) * 1990-06-29 1997-04-23 Koninklijke Philips Electronics N.V. Semiconductor integrated circuit including a detection circuit
JP2781651B2 (ja) * 1990-10-15 1998-07-30 日本電気アイシーマイコンシステム株式会社 Ｉｃメモリ回路
US5124584A (en) * 1990-10-22 1992-06-23 Sgs-Thomson Microelectronics, Inc. Address buffer circuit with transition-based latching
KR940005785B1 (ko) * 1991-12-31 1994-06-23 현대전자산업 주식회사 어드레스 전이 검출회로
US5264745A (en) * 1992-08-28 1993-11-23 Advanced Micro Devices, Inc. Recovering phase and data from distorted duty cycles caused by ECL-to-CMOS translator
US5289060A (en) * 1992-09-16 1994-02-22 Texas Instruments Incorporated Programmable glitch filter
US5294848A (en) * 1992-10-26 1994-03-15 Eastman Kodak Company Wide variation timed delayed digital signal producing circuit
US5418479A (en) * 1993-12-27 1995-05-23 Intel Corporation Method and circuitry for generating a safe address transition pulse in a memory device
KR970019024A (ko) * 1995-09-05 1997-04-30 윌리엄 이. 힐러 최소 펄스 폭 검출기 및 래치(Minimum Pulse Width Detector and Latch)
JP3087653B2 (ja) * 1996-05-24 2000-09-11 日本電気株式会社 半導体記憶装置
KR19980082928A (ko) * 1997-05-09 1998-12-05 윤종용 모드 선택을 위한 펄스 발생 회로를 갖는 반도체 장치
KR100286099B1 (ko) * 1998-05-29 2001-04-16 윤종용 클럭모니터회로및이를이용한동기식반도체메모리장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4286174A (en) * 1979-10-01 1981-08-25 Rca Corporation Transition detector circuit
US4524291A (en) * 1983-01-06 1985-06-18 Motorola, Inc. Transition detector circuit
US4614883A (en) * 1983-12-01 1986-09-30 Motorola, Inc. Address transition pulse circuit
JPS60139015A (ja) * 1983-12-27 1985-07-23 Fujitsu Ltd パルス発生回路
US4633102A (en) * 1984-07-09 1986-12-30 Texas Instruments Incorporated High speed address transition detector circuit for dynamic read/write memory

Also Published As

Publication number Publication date
EP0232038A2 (en) 1987-08-12
DE3765259D1 (de) 1990-11-08
EP0232038B1 (en) 1990-10-03
JPS62173692A (ja) 1987-07-30
KR870007512A (ko) 1987-08-19
US4717835A (en) 1988-01-05
EP0232038A3 (en) 1988-08-10
JPH038037B2 (ko) 1991-02-05

Similar Documents

Publication Publication Date Title
US6046615A (en) Level detection circuit
KR910008941B1 (ko) 입력신호 변화를 검출하는 회로를 지닌 반도체 집적회로
US5151614A (en) Circuit having charge compensation and an operation method of the same
US4902907A (en) Reset signal generating circuit
US3989955A (en) Logic circuit arrangements using insulated-gate field effect transistors
KR100593565B1 (ko) 전력오프의매우빠른검출을사용하는전력온검출및인에이블링회로
KR900000993B1 (ko) 개선된 출력특성을 갖는 비교기 회로
US5367491A (en) Apparatus for automatically initiating a stress mode of a semiconductor memory device
KR20030081621A (ko) 온도 변화에 무관한 지연 시간을 확보할 수 있는 반도체집적 회로장치
EP0200501A2 (en) Transition detector circuits
KR920003440B1 (ko) 중간전위생성회로
KR19980058192A (ko) 반도체 메모리 소자의 기판 전압 발생 회로
EP0035345A1 (en) A power-on reset circuit
KR0159324B1 (ko) 데이터 출력회로
JPH0743933B2 (ja) 遷移検出回路
JPS61222318A (ja) パワ−オンリセツト回路
KR20000022571A (ko) 알씨 지연시간 안정화 회로
US5796674A (en) Signal transition detection circuit
EP3713089A1 (en) Power supply detection circuit
JP3211881B2 (ja) 半導体記憶装置
JPH0446011B2 (ko)
KR100203868B1 (ko) 파워-온 리셋회로
KR950000533B1 (ko) 데이타 출력버퍼
EP0343872A2 (en) CMOS power-on reset circuit
JPH0351334B2 (ko)

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19870116

PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 19870116

Comment text: Request for Examination of Application

PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19900409

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 19901027

Patent event code: PE09021S01D

G160 Decision to publish patent application
PG1605 Publication of application before grant of patent

Comment text: Decision on Publication of Application

Patent event code: PG16051S01I

Patent event date: 19910925

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 19920121

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 19920131

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 19920131

End annual number: 3

Start annual number: 1

PR1001 Payment of annual fee

Payment date: 19941021

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 19951025

Start annual number: 5

End annual number: 5

PR1001 Payment of annual fee

Payment date: 19961017

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 19970830

Start annual number: 7

End annual number: 7

PR1001 Payment of annual fee

Payment date: 19981013

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 19991011

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20001018

Start annual number: 10

End annual number: 10

PR1001 Payment of annual fee

Payment date: 20011017

Start annual number: 11

End annual number: 11

PR1001 Payment of annual fee

Payment date: 20021008

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20031023

Start annual number: 13

End annual number: 13

FPAY Annual fee payment

Payment date: 20041012

Year of fee payment: 14

PR1001 Payment of annual fee

Payment date: 20041012

Start annual number: 14

End annual number: 14

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee