KR20030081621A - 온도 변화에 무관한 지연 시간을 확보할 수 있는 반도체집적 회로장치 - Google Patents

온도 변화에 무관한 지연 시간을 확보할 수 있는 반도체집적 회로장치 Download PDF

Info

Publication number
KR20030081621A
KR20030081621A KR1020020019946A KR20020019946A KR20030081621A KR 20030081621 A KR20030081621 A KR 20030081621A KR 1020020019946 A KR1020020019946 A KR 1020020019946A KR 20020019946 A KR20020019946 A KR 20020019946A KR 20030081621 A KR20030081621 A KR 20030081621A
Authority
KR
South Korea
Prior art keywords
resistance
temperature
internal node
input signal
inverter
Prior art date
Application number
KR1020020019946A
Other languages
English (en)
Other versions
KR100440448B1 (ko
Inventor
이두섭
이승근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2002-0019946A priority Critical patent/KR100440448B1/ko
Priority to US10/357,695 priority patent/US6778000B2/en
Priority to JP2003080448A priority patent/JP4055948B2/ja
Priority to CN031250394A priority patent/CN1452315B/zh
Publication of KR20030081621A publication Critical patent/KR20030081621A/ko
Application granted granted Critical
Publication of KR100440448B1 publication Critical patent/KR100440448B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/06—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
    • H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/00143—Avoiding variations of delay due to temperature

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Dram (AREA)

Abstract

본 발명에 따른 반도체 집적 회로 장치는 온도 변화에 관계없이 일정한 저항값을 갖는 저항 수단을 포함하며, 상기 저항 수단은 적어도 2개의 저항기들로 구성된다. 저항 수단은 커패시터의 충전/방전 경로 상에 직렬로 연결되어 있다. 하나의 저항기의 저항값은 온도가 증가(또는 감소)함에 따라 증가(또는 감소)하는 반면에, 다른 저항기의 저항값은 온도가 증가(또는 감소)함에 따라 감소(또는 증가)한다. 이러한 구성에 따르면, 온도 변화에 관계없이 저항 수단의 저항값은 일정하게 유지될 수 있다.

Description

온도 변화에 무관한 지연 시간을 확보할 수 있는 반도체 집적 회로 장치{SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE CAPABLE OF SECURING TIME DELAY INSENSITIVE TO TEMPERATURE VARIATION}
본 발명은 반도체 장치들에 관한 것으로, 좀 더 구체적으로는 입력 신호를 소정 시간만큼 지연시키는 지연 회로에 관한 것이다.
다양한 이유들 (예를 들면, 신호 제어)로 인해 반도체 집적 회로 장치에는 신호 지연 회로 또는 펄스 발생 회로가 사용되어 오고 있다. 반도체 집적 회로 장치에 있어서, 그러한 펄스 발생 회로는 지연 회로를 이용하여 구성되어 오고 있다. 일반적으로, 펄스 신호의 폭은 펄스 발생 회로에 포함된 지연 회로의 지연 시간에 따라 결정된다. 원하는 펄스 폭을 얻기 위해서는 지연 회로의 지연 시간이 정확하게 제어되어야 한다. 그러한 지연 회로의 지연 시간은 저항기 (resistor)와 커패시터 (capacitor)에 의해서 결정되는 시정수 (time constant)를 이용하여 제어된다. 반도체 집적 회로 장치에 있어서, 일반적으로, 저항기는 폴리실리콘으로 형성되고, 커패시터는 트랜지스터의 게이트 커패시턴스를 이용하게 형성된다.
잘 알려진 바와 같이, 게이트 커패시턴스가 트랜지스터의 게이트 산화막의 두께에 의해서 결정되기 때문에, 단위 면적당 커패시턴스를 원하는 대로 조정하기 어렵다. 게다가, 저항기가 반도체 집적 회로 장치를 점유하는 면적과 비교하여 볼 때, 커패시터가 반도체 집적 회로 장치를 점유하는 면적이 상대적으로 크다. 그러한 이유로, 기생 커패시턴스 (parasitic capacitance)를 무시할 만한 수준으로 게이트 커패시턴스를 정하고, 상대적으로 면저항 (sheet resistance)을 제어하기 용이하면서 칩에서 차지하는 면적이 작은 저항기를 이용하여 시정수를 조정하게 된다.
불행하게도, 폴리실리콘 저항기가 공정 변화 특히 온도 변화에 매우 취약하기 때문에, 온도 변화에 관계없이 일정한 저항값을 갖도록 폴리실리콘 저항기를 제어하는 것이 상당히 어렵다. 폴리실리콘 저항기의 저항값을 정확하게(또는 일정하게) 제어하기가 어렵기 때문에, 반도체 집적 회로 장치에 사용되는 신호를 정확하게 제어하는 것 역시 상당히 어렵다.
본 발명의 목적은 온도가 변화되더라도 저항기의 저항값을 일정하게 유지하는 반도체 집적 회로 장치를 제공하는 것이다.
본 발명의 다른 목적은 온도가 변화되더라도 신호 지연 시간을 일정하게 유지하는 반도체 집적 회로 장치를 제공하는 것이다.
도 1은 본 발명의 바람직한 실시예에 따른 반도체 집적 회로 장치의 회로도;
도 2는 도 1에 도시된 반도체 집적 회로 장치의 각 노드의 파형을 보여주는 파형도;
도 3a는 온도가 변화될 때 도 1에 도시된 저항기들의 저항 변화를 보여주는 도면; 그리고
도 3b는 온도가 변화되더라도 도 1에 도시된 저항기들의 저항값들을 합한 값이 일정하게 유지됨을 보여주는 도면이다.
* 도면의 주요 부분에 대한 부호 설명 *
100 : 반도체 집적 회로 장치102, 112, 116 : 인버터
104, 106 : 저항기108 : 커패시터
110 : PMOS 트랜지스터114 : NAND 게이트
120 : 입력 단자122 : 출력 단자
상술한 제반 목적을 달성하기 위한 본 발명의 특징에 따르면, 반도체 집적 회로 장치는 입력 신호를 반전시키는 인버터와; 상기 인버터의 출력과 내부 노드 사이에 직렬로 연결되는 제 1 및 제 2 저항 소자들과; 상기 내부 노드와 접지 전압 사이에 연결되는 커패시터와; 그리고 상기 내부 노드의 전압이 소정의 문턱 전압에 도달하였는 지의 여부를 검출하는 검출기를 포함한다. 상기 제 1 저항 소자의 저항값은 온도 변화에 비례하여 변화되고 상기 제 2 저항 소자의 저항값은 온도 변화에 반비례하여 변화된다. 여기서, 상기 제 1 저항 소자의 저항값 대 상기 제 2 저항 소자의 저항값의 비는 2:1이며, 또는 상기 제 1 저항 소자의 온도에 대한 저항 변화율 대 상기 제 2 저항 소자의 온도에 대한 저항 변화율의 비는 1:2이다. 상기 검출기는 상기 내부 노드의 전압이 상기 소정의 문턱 전압에 도달하였을 때 상기 입력 신호에 대해서 소정 시간만큼 지연된 출력 신호를 출력한다.
본 발명의 다른 특징에 따르면, 지연 회로는 입력 신호를 받아들이는 입력 단자와; 상기 입력 신호를 반전시키는 인버터와; 상기 제 1 인버터의 출력과 내부 노드 사이에 직렬 연결되는 제 1 및 제 2 저항기들과; 상기 내부 노드와 접지 전압 사이에 연결된 커패시터와; 전원 전압과 상기 내부 노드 사이에 연결되며, 상기 입력 신호에 의해서 제어되는 PMOS 트랜지스터와; 상기 내부 노드의 전압이 소정의 문턱 전압에 도달하였는 지의 여부를 검출하는 검출기와; 상기 검출기의 출력 신호와 상기 입력 신호를 받아들여 상기 입력 신호에 대해서 소정 시간만큼 지연된 출력 신호를 출력하는 출력부를 포함한다. 상기 제 1 저항기의 저항값은 온도 변화에 비례하여 변화되고 상기 제 2 저항기의 저항값은 온도 변화에 반비례하여 변화된다.
본 발명의 바람직한 실시예들이 참조 도면들에 의거하여 이하 상세히 설명될 것이다. 본 발명에 따른 반도체 집적 회로 장치는 온도 변화에 관계없이 일정한 저항값을 갖는 저항 수단을 포함하며, 상기 저항 수단은 적어도 2개의 폴리실리콘 저항기들로 구성된다. 저항 수단은 커패시터의 충전/방전 경로 상에 연결되어 있다. 하나의 폴리실리콘 저항기의 저항값은 온도가 증가(또는 감소)함에 따라 증가(또는 감소)하는 반면에, 다른 폴리실리콘 저항기의 저항값은 온도가 증가(또는 감소)함에 따라 감소(또는 증가)한다. 온도가 변화될 때 폴리실리콘 저항기들의 저항값들은 상보적으로 변화되기 때문에, 폴리실리콘 저항기들의 저항값들을 더한 값은 온도 변화 이전의 저항값과 실질적으로 동일하다. 따라서, 온도 변화에 관계없이 저항 수단의 저항값은 일정하게 유지될 수 있다.
도 1은 본 발명에 따른 반도체 집적 회로 장치를 보여주는 회로도이다. 도 2는 본 발명에 따른 반도체 집적 회로 장치의 각 내부 노드의 파형을 보여주는 파형도이다. 도 3a는 온도가 변화될 때 도 1에 도시된 저항기들 (104, 106)의 저항 변화를 보여주는 도면이고, 도 3b는 온도가 변화되더라도 도 1에 도시된 저항기들 (104, 106)의 저항값들을 합한 값이 일정하게 유지됨을 보여주는 도면이다.
먼저 도 1을 참조하면, 본 발명의 반도체 집적 회로 장치 (100)는 입력 신호 (IN)를 소정의 지연 시간만큼 지연시키는 지연 회로 (delay circuit)로, 인버터들 (102, 112, 116), 제 1 저항기 (104), 제 2 저항기 (106), 커패시터 (108), PMOS 트랜지스터 (110), 그리고 NAND 게이트 (114)를 포함한다. 도 1에 도시된 바와 같이, 인버터 (102)는 입력 단자 (120)를 통해 입력 신호 (IN)를 받아들이고, 상기 입력된 신호 (IN)를 반전시킨다. 저항기들 (104, 106)은 인버터 (102)의 출력과 내부 노드 (ND10) 사이에 직렬로 연결되어 있고, 커패시터 (108)는 내부 노드 (ND10)와 접지 전압 (Vss) 사이에 연결되어 있다. 이 실시예에 있어서, 저항기들 (104, 106) 각각은 폴리실리콘을 이용하여 형성되고, 커패시터 (108)는 모오스 트랜지스터의 게이트 커패시턴스를 이용하여 형성된다. 또한, 저항기는 반도체 기판의 액티브 영역을 이용하여 형성될 수 있으며, 이는 액티브 저항기 (active resistor)라 불린다.
계속해서 도 1을 참조하면, PMOS 트랜지스터 (110)는 전원 전압 (Vcc)과 내부 노드 (ND10) 사이에 연결되고, 입력 단자 (120)에 인가되는 입력 신호 (IN)에 따라 턴 온/오프된다. 인버터 (112)는 내부 노드들 (ND10, ND20) 사이에 연결되며, NAND 게이트 (114)는 입력 신호 (IN)를 받아들이도록 연결된 일 입력 단자와 내부 노드 (ND20)에 연결된 다른 입력 단자를 갖는다. 인버터 (116)는 NAND 게이트 (114)의 출력과 출력 신호 (OUT)를 출력하기 위한 출력 단자 (122) 사이에 연결되어 있다.
회로 동작에 있어서, 입력 신호 (IN)가 접지 전압의 로우 레벨일 때, 내부 노드 (ND10)는 인버터 (102)의 풀업 트랜지스터 (미도시됨)로부터의 충전 전류가 저항기들 (104, 106)을 통해 내부 노드 (ND10)로 공급된다. 즉, 내부 노드 (ND10)에 연결되는 커패시터 (ND10)가 충전된다. 인버터 (102)의 풀업 트랜지스터와 저항기들 (104, 106)은 충전 경로를 형성한다. 이와 동시에, PMOS 트랜지스터 (110)가 턴온됨에 따라 내부 노드 (ND10)에 연결되는 커패시터 (ND10)로 충전 전류가 공급된다. 내부 노드 (ND20)가 로우 레벨로 유지되기 때문에, 출력 신호 (OUT)는 로우 레벨이 된다.
입력 신호 (IN)가 로우 레벨에서 하이 레벨로 천이함에 따라, 인버터 (102)의 풀업 트랜지스터 대신에 풀다운 트랜지스터 (미도시됨)가 턴 온될 것이다. 이는 커패시터 (108)에 충전된 전하들이 저항기들 (104, 106)과 인버터 (102)의 풀다운 트랜지스터를 통해 방전되게 한다. 인버터 (102)의 풀다운 트랜지스터와 저항기들 (104, 106)은 방전 경로를 형성한다. 이때, 커패시터 (108)에 충전된 전하들이 방전되는 데 걸리는 시간 (T)은 저항기들 (104, 108)의 저항값들을 합한 값과 커패시터 (108)의 커패시턴스 값에 의해서 결정된다. 커패시터 (108)에 충전된 전하들이 점차적으로 방전됨에 따라 내부 노드 (ND10)의 전압이 점차적으로 접지 전압을 향하여 낮아진다. 내부 노드 (ND10)의 전압이 인버터 (112)의 트립 전압 (trip voltage)까지 낮아지면, 인버터 (112)의 출력 신호 (ND20)는 로우 레벨에서 하이 레벨로 천이한다. 인버터 (112)의 출력 신호가 로우-하이 천이를 가질 때, NAND 게이트 (114)의 출력 신호는 하이 레벨에서 로우 레벨로 천이한다. 입력 신호 (IN)가 약 10ns만큼 지연된 후, 출력 신호 (OUT)가 로우 레벨에서 하이 레벨로 천이한다.
잘 알려진 바와 같이, 입력 신호 (IN)의 지연 시간은 저항기들 (104, 106)과 커패시터 (108)에 의해서 결정되는 시정수 (T=RC, 도 2 참조)에 전적으로 의존한다. 저항기들 (104, 106)과 커패시터 (108)에 의해서 결정되는 시정수가 크면 클수록, 클록 입력 신호 (IN)의 지연 시간은 더 길어진다. 반면에, 저항기들 (104, 106)과 커패시터 (108)에 의해서 결정되는 시정수가 작으면 작을수록, 입력 신호 (IN)의 지연 시간은 더 짧아진다. 시정수를 결정하기 위한 구성 요소들 중 저항기의 저항값은 온도가 변화됨에 따라 증가 또는 감소 방향으로 변화된다. 이는 시정수가 온도 변화에 따라 변화됨을 의미한다. 결과적으로, 입력 신호 (IN)의 지연 시간이 온도 변화에 따라 가변된다. 앞서 설명된 지연 시간의 변화는 다음과 같은 회로 구현 방식을 통해 방지될 수 있다.
도 1에서, 제 1 저항기 (104)는 저항값이 온도 변화 (temperature variation)에 비례하여 변화되는 특성을 갖는 반면에, 제 2 저항기 (106)는 저항값이 온도 변화에 반비례하여 변화되는 특성을 갖는다. 즉, 도 3a에 도시된 바와 같이, 온도 변화에 비례하여 변화되는 저항값을 갖는 제 1 저항기 (104)는 -45℃ 내지 85℃의 범위 내에서 약 15%의 저항 변화를 보인다. 온도 변화에 반비례하여 변화되는 저항값을 갖는 제 2 저항기 (106)는 -45℃ 내지 85℃의 범위 내에서 약 30%의 저항 변화를 보인다. 즉, 온도가 변화할 때, 제 1 저항기 (104)의 저항 변화율 대 제 2 저항기 (106)의 저항 변화율의 비는 1:2이다. 이러한 조건에서, 제 1 저항기 (104)의 저항값 대 제 2 저항기 (106)의 저항값의 비율은 2:1이 된다. 예를 들면, 입력 신호 (IN)를 10ns만큼 지연시키기 위해서는, 100KΩ의 저항기와 100fF의 커패시터가 필요하다. 만약 온도 변화에 따라 저항값이 변화하면, 지연 회로의 지연 시간 역시 변화된다. 상이한 저항 변화 특성을 갖는 저항기들 (104, 106)을 저항 변화율의 역수만큼의 비율로 사용함으로써, 온도 변화에 관계없이 일정한 저항값이 얻어질 수 있다. 예를 들면, 제 1 저항기 (104)는 약 66.7KΩ의 저항값을 갖도록 설정되고 제 2 저항기 (106)는 약 33.3KΩ의 저항값을 갖도록 설정된다.
이러한 조건에서, 제 1 저항기 (104)의 온도 변화에 따른 저항값의 변화는 66.7의 15%인 10의 변화값을 갖고, 제 2 저항기 (106)의 온도 변화에 대한 저항값의 변화는 33.3의 30%인 10의 변화를 갖는다. 이러한 조건에서, 도 3b에 도시된 바와 같이, 온도 변화에 비례하여 변화되는 저항값을 갖는 제 1 저항기 (104)와 온도 변화에 반비례하여 변화되는 저항값을 갖는 제 2 저항기 (106)를 이용함으로써 온도 변화에 관계없이 항상 일정한 저항값을 얻을 수 있다. 이는 온도 변화에 무관하게 일정한 지연 시간을 얻을 수 있음을 의미한다. 지연 시간이 일정하기 때문에, 보다 정밀하게 그리고 보다 정확하게 신호를 제어하는 것이 가능하다.
비록 도면에는 도시되지 않았지만, 본 발명의 지연 회로가 펄스 발생 회로에 사용됨은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 본 발명의 지연 회로는 플로팅 게이트 트랜지스터 (floating gate transistor)를 이용하는 반도체 메모리 장치 즉, 플래시 메모리 장치에 사용될 수 있다. 예를 들면, 지연 회로는 제어 신호들의 동작 타이밍을 제어하기 위한 제어 회로 내에 사용될 수 있다. 메모리 셀트랜지스터로서, 플로팅 게이트 트랜지스터는, 잘 알려진 바와 같이, 소오스, 드레인, 부유 게이트 (floating gate), 그리고 제어 게이트 (control gate)를 포함한다. 일반적으로, 전하를 저장하기 위한 부유 게이트는 불순물 농도가 낮은 폴리실리콘 (예를 들면, 대략 1016-1018정도의 불순물 농도를 갖는 폴리실리콘)을 이용하여 형성되고, 제어 게이트는 불순물 농도가 높은 폴리실리콘 (예를 들면, 대략 1020이상의 불순물 농도를 갖는 폴리실리콘)을 이용하여 형성되고 있다. 본 발명에 따른 지연 회로의 제 1 저항기 (104)는 플로팅 게이트 트랜지스터의 부유 게이트를 형성하는 데 사용되는 저농도 폴리실리콘으로 형성되고, 그것의 제 2 저항기 (106)는 플로팅 게이트 트랜지스터의 제어 게이트를 형성하는 데 사용되는 고농도 폴리실리콘으로 형성된다.
이상에서, 본 발명에 따른 회로의 구성 및 동작을 상기한 설명 및 도면에 따라 도시하였지만, 이는 예를 들어 설명한 것에 불과하며 본 발명의 기술적 사상 및 범위를 벗어나지 않는 범위 내에서 다양한 변화 및 변경이 가능함은 물론이다.
상술한 바와 같이,서로 다른 온도 특성을 갖는 저항기들을 이용함으로써 온도에 따른 저항 변화가 보상될 수 있다. 이러한 이유로, 온도 변화에도 일정한 저항값을 가지는 폴리실리콘 저항기를 구현할 수 있다. 온도의 변화에도 불구하고 일정한 저항값을 유지함으로써 온도 변화에 영향을 받지 않는 지연 회로를 구현할 수 있다. 따라서, 보다 정밀하게 그리고 보다 정확하게 신호를 제어하는 것이 가능하다.

Claims (7)

  1. 입력 신호를 반전시키는 인버터와;
    상기 인버터의 출력과 내부 노드 사이에 직렬로 연결되는 제 1 및 제 2 저항 소자들과; 그리고
    상기 내부 노드와 접지 전압 사이에 연결되는 커패시터를 포함하며, 상기 제 1 저항 소자의 저항값은 온도 변화에 비례하여 변화되고 상기 제 2 저항 소자의 저항값은 온도 변화에 반비례하여 변화되며, 그 결과 상기 제 1 및 제 2 저항 소자들의 저항값들을 합한 값은 온도 변화에 무관하게 일정하게 유지되는 반도체 집적 회로 장치.
  2. 제 1 항에 있어서,
    상기 제 1 저항 소자의 저항값 대 상기 제 2 저항 소자의 저항값의 비는 2:1인 반도체 집적 회로 장치.
  3. 제 1 항에 있어서,
    상기 제 1 저항 소자의 온도에 대한 저항 변화율 대 상기 제 2 저항 소자의 온도에 대한 저항 변화율의 비는 1:2인 반도체 집적 회로 장치.
  4. 제 1 항에 있어서,
    상기 내부 노드의 전압이 소정의 문턱 전압에 도달하였는 지의 여부를 검출하는 검출기를 더 포함하며, 상기 검출기는 상기 내부 노드의 전압이 상기 소정의 문턱 전압에 도달하였을 때 상기 입력 신호에 대해서 소정 시간만큼 지연된 출력 신호가 출력되는 반도체 집적 회로 장치.
  5. 제 3 항에 있어서,
    상기 검출기는 상기 소정의 문턱 전압을 갖는 인버터로 구성되는 반도체 집적 회로 장치.
  6. 입력 신호를 받아들이는 입력 단자와;
    상기 입력 신호를 반전시키는 인버터와;
    상기 제 1 인버터의 출력과 내부 노드 사이에 직렬 연결되는 제 1 및 제 2 저항기들과;
    상기 내부 노드와 접지 전압 사이에 연결된 커패시터와;
    전원 전압과 상기 내부 노드 사이에 연결되며, 상기 입력 신호에 의해서 제어되는 PMOS 트랜지스터와;
    상기 내부 노드의 전압이 소정의 문턱 전압에 도달하였는 지의 여부를 검출하는 검출기와;
    상기 검출기의 출력 신호와 상기 입력 신호를 받아들여 상기 입력 신호에 대해서 소정 시간만큼 지연된 출력 신호를 출력하는 출력부를 포함하며, 상기 제 1저항기의 저항값은 온도 변화에 비례하여 변화되고 상기 제 2 저항기의 저항값은 온도 변화에 반비례하여 변화되는 지연 회로.
  7. 제 6 항에 있어서,
    상기 검출기는 상기 소정의 문턱 전압을 갖는 인버터로 구성되는 지연 회로.
KR10-2002-0019946A 2002-04-12 2002-04-12 온도 변화에 무관한 지연 시간을 확보할 수 있는 반도체집적 회로장치 KR100440448B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0019946A KR100440448B1 (ko) 2002-04-12 2002-04-12 온도 변화에 무관한 지연 시간을 확보할 수 있는 반도체집적 회로장치
US10/357,695 US6778000B2 (en) 2002-04-12 2003-02-04 Integrated circuit devices that provide constant time delays irrespective of temperature variation
JP2003080448A JP4055948B2 (ja) 2002-04-12 2003-03-24 遅延回路及び半導体集積回路装置
CN031250394A CN1452315B (zh) 2002-04-12 2003-04-12 提供与温度变化无关的恒定延时的集成电路器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0019946A KR100440448B1 (ko) 2002-04-12 2002-04-12 온도 변화에 무관한 지연 시간을 확보할 수 있는 반도체집적 회로장치

Publications (2)

Publication Number Publication Date
KR20030081621A true KR20030081621A (ko) 2003-10-22
KR100440448B1 KR100440448B1 (ko) 2004-07-14

Family

ID=28786931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0019946A KR100440448B1 (ko) 2002-04-12 2002-04-12 온도 변화에 무관한 지연 시간을 확보할 수 있는 반도체집적 회로장치

Country Status (4)

Country Link
US (1) US6778000B2 (ko)
JP (1) JP4055948B2 (ko)
KR (1) KR100440448B1 (ko)
CN (1) CN1452315B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102545844A (zh) * 2010-12-09 2012-07-04 中芯国际集成电路制造(上海)有限公司 延时电路及控制延时电路补偿电源电压漂移的方法及装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896048B1 (en) * 2004-06-04 2014-11-25 Spansion Llc Apparatus and method for source side implantation after spacer formation to reduce short channel effects in metal oxide semiconductor field effect transistors
US20070008023A1 (en) * 2005-07-07 2007-01-11 Jinn-Shyan Wang Differential-type delay cell circuit
US7692598B1 (en) 2005-10-26 2010-04-06 Niitek, Inc. Method and apparatus for transmitting and receiving time-domain radar signals
FR2893464A1 (fr) * 2005-11-15 2007-05-18 Commissariat Energie Atomique Dispositif de generation de signaux de synchronisation a tres faible gigue
US7411436B2 (en) * 2006-02-28 2008-08-12 Cornell Research Foundation, Inc. Self-timed thermally-aware circuits and methods of use thereof
US7649492B2 (en) * 2007-05-25 2010-01-19 Niitek, Inc. Systems and methods for providing delayed signals
US7652619B1 (en) 2007-05-25 2010-01-26 Niitek, Inc. Systems and methods using multiple down-conversion ratios in acquisition windows
US9316729B2 (en) * 2007-05-25 2016-04-19 Niitek, Inc. Systems and methods for providing trigger timing
US7675454B2 (en) * 2007-09-07 2010-03-09 Niitek, Inc. System, method, and computer program product providing three-dimensional visualization of ground penetrating radar data
US8207885B2 (en) * 2007-09-19 2012-06-26 Niitek, Inc. Adjustable pulse width ground penetrating radar
KR101896412B1 (ko) * 2011-08-01 2018-09-07 페어차일드코리아반도체 주식회사 폴리 실리콘 저항, 이를 포함하는 기준 전압 회로, 및 폴리 실리콘 저항 제조 방법
CN107799136B (zh) * 2017-11-21 2021-01-22 上海华虹宏力半导体制造有限公司 Sonos读时序电路
US10878862B2 (en) * 2018-09-17 2020-12-29 Micron Technology, Inc. Apparatuses and methods for DRAM wordline control with reverse temperature coefficient delay
CN112823477B (zh) 2018-10-17 2024-04-23 美光科技公司 用于温度独立的延迟电路的方法和设备
CN111142590B (zh) * 2018-11-02 2021-08-13 北京北方华创微电子装备有限公司 温度控制系统及方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4207538A (en) * 1978-08-29 1980-06-10 Rca Corporation Temperature compensation circuit
JPS59161106A (ja) * 1983-03-04 1984-09-11 Fujitsu Ltd 温度補償用増巾器
US4746823A (en) * 1986-07-02 1988-05-24 Dallas Semiconductor Corporation Voltage-insensitive and temperature-compensated delay circuit for a monolithic integrated circuit
KR930007645B1 (ko) * 1990-10-18 1993-08-14 삼성전자 주식회사 반도체 장치의 기판전압 발생회로
JPH0653417A (ja) * 1992-05-19 1994-02-25 Texas Instr Inc <Ti> 抵抗器回路およびそれを形成する方法
JPH0746098A (ja) * 1993-08-03 1995-02-14 Nec Corp 遅延回路
FI114753B (fi) * 1997-09-19 2004-12-15 Nokia Corp Lämpötilan kompensointi elektroniikkalaitteissa
JP3150111B2 (ja) * 1997-11-27 2001-03-26 日本電気株式会社 半導体回路
JP3150112B2 (ja) * 1997-11-27 2001-03-26 日本電気株式会社 半導体回路
US6284599B1 (en) * 1997-12-23 2001-09-04 Texas Instruments Incorporated Method to fabricate a semiconductor resistor in embedded flash memory application
CN2419401Y (zh) * 2000-05-12 2001-02-14 台湾达隆工业股份有限公司 具有温度控制电风扇转速的控制装置
TW522647B (en) * 2001-09-24 2003-03-01 Macronix Int Co Ltd Driving voltage generator having reduced influence caused by operation voltage and temperature

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102545844A (zh) * 2010-12-09 2012-07-04 中芯国际集成电路制造(上海)有限公司 延时电路及控制延时电路补偿电源电压漂移的方法及装置
CN102545844B (zh) * 2010-12-09 2014-07-30 中芯国际集成电路制造(上海)有限公司 延时电路及控制延时电路补偿电源电压漂移的方法及装置

Also Published As

Publication number Publication date
CN1452315A (zh) 2003-10-29
US6778000B2 (en) 2004-08-17
JP2003318710A (ja) 2003-11-07
US20030193360A1 (en) 2003-10-16
CN1452315B (zh) 2011-06-29
KR100440448B1 (ko) 2004-07-14
JP4055948B2 (ja) 2008-03-05

Similar Documents

Publication Publication Date Title
EP0254212B1 (en) Mos semiconductor circuit
JP3650186B2 (ja) 半導体装置および比較回路
US5469099A (en) Power-on reset signal generator and operating method thereof
KR100440448B1 (ko) 온도 변화에 무관한 지연 시간을 확보할 수 있는 반도체집적 회로장치
JP3756961B2 (ja) 半導体メモリ装置のチップ初期化信号発生回路
JP2816508B2 (ja) 電源投入検出回路
US20090058487A1 (en) Delay circuit
US20070205819A1 (en) Delay circuit with constant delay time regardless of process condition or voltage variation and pulse generator using the same
US6335646B1 (en) Power-on reset circuit for generating a reset pulse signal upon detection of a power supply voltage
US7126434B2 (en) Oscillator circuit for semiconductor device
US8076984B2 (en) Periodic signal generating circuit dependent upon temperature for establishing a temperature independent refresh frequency
US6958641B2 (en) Delay circuit with more-responsively adapting delay time
US6801073B2 (en) System, circuit and method for low voltage operable, small footprint delay
US7236038B2 (en) Pulse generator and method for pulse generation thereof
US6320443B1 (en) RC delay time stabilizing circuit
US6972606B2 (en) Delay circuits and related apparatus for extending delay time by active feedback elements
US7471577B2 (en) Voltage generator and methods thereof
US6346841B2 (en) Pulse generator
US11558046B2 (en) Resistor-capacitor (RC) delay circuit with a precharge mode
KR100630977B1 (ko) 파워온 리셋 회로
TWI273274B (en) Pulse generator and method thereof
KR101005156B1 (ko) 지연 회로
JP3083654B2 (ja) 出力回路
KR100732283B1 (ko) 펄스 발생 회로
JP3474148B2 (ja) パワーオンリセット回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120704

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee