KR970019024A - 최소 펄스 폭 검출기 및 래치(Minimum Pulse Width Detector and Latch) - Google Patents
최소 펄스 폭 검출기 및 래치(Minimum Pulse Width Detector and Latch) Download PDFInfo
- Publication number
- KR970019024A KR970019024A KR1019960038337A KR19960038337A KR970019024A KR 970019024 A KR970019024 A KR 970019024A KR 1019960038337 A KR1019960038337 A KR 1019960038337A KR 19960038337 A KR19960038337 A KR 19960038337A KR 970019024 A KR970019024 A KR 970019024A
- Authority
- KR
- South Korea
- Prior art keywords
- signal transition
- transition
- detection circuit
- circuit
- input signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
- Logic Circuits (AREA)
Abstract
펄스 검출 회로(20)은 선정된 상태에 들어가서 선정된 지연 기간과 같거나 큰 존속 기간을 갖는(출력 단자(58)에 있는)출력 신호 레벨을 생성하기 위해 (단자(44)에 있는)중간 신호 전이에 응답한다. (단자(62) 상의)선정된 상태와 제어 회로(22)로부터의 (입력 단자(51)에 있는)입력 신호 전이에 응답하는 신호 전이 검출 회로(30)는 신호 전이 검출 회로를 셋팅 또는 리셋팅해서 중간 신호 전이를 생성함으로써 입력 신호 전이를 래치한다. 따라서, 펄스 검출 회로는 더 느리게 동작하는 제어받는 회로를 제어하기 위해 제어 회로로부터의 매우 짧은 폭 입력 신호 펄스 내의 전이들을 래치한다. 나머지 전이들은 제어받는 회로가 다른 전이에 응답할 준비가 될 때까지 저장된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
도1은 펄스 검출 회로의 논리도.
Claims (2)
- 중간 신호 전이(intermediate signal transition)에 응답하여, 선정된 상태로 들어가서 특정의 지연 기간과 같거나 큰 존속 기간(duration)을 갖는 출력 신호 레벨을 생성하기 위한 펄스 확장기(pulse stretcher); 및 상기 선정된 상태와 입력 신호 전이에 응답하여, 신호 전이 검출 회로를 셋트 또는 리셋트하여 중간 신호 전이를 생성함으로써 상기 입력 신호 전이를 래치(latch)하기 위한 신호 전이 검출 회로를 포함하는 것을 특징으로 하는 회로.
- 중간 신호 전이에 응답하여, 선정된 상태로 들어가서 특정의 지연 기간과 같거나 큰 존속 기간을 갖는 출력 신호 레벨을 생성하기 위한 펄스 확장기; 및 직렬로 접속되어 있고 상기 선정된 상태와 다수의 입력 신호 전이에 응답하여, 다수의 신호 전이 검출 회로를 셋트 또는 리셋트하고 상기 입력 신호 전이들 각각에 대한 중간 신호 전이를 생성함으로써 다수의 입력 신호 전이를 래치하기 위한 다수의 신호 전이 검출 회로를 포함하는 것을 특징으로 하는 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US323595P | 1995-09-05 | 1995-09-05 | |
US60/003,235 | 1995-09-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970019024A true KR970019024A (ko) | 1997-04-30 |
Family
ID=21704855
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960038337A KR970019024A (ko) | 1995-09-05 | 1996-09-05 | 최소 펄스 폭 검출기 및 래치(Minimum Pulse Width Detector and Latch) |
Country Status (4)
Country | Link |
---|---|
EP (1) | EP0762649A3 (ko) |
JP (1) | JPH09135154A (ko) |
KR (1) | KR970019024A (ko) |
TW (1) | TW312751B (ko) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2783649B1 (fr) * | 1998-09-17 | 2000-11-17 | St Microelectronics Sa | Circuit de filtrage d'un signal d'horloge |
KR100300099B1 (ko) * | 1999-06-07 | 2001-09-22 | 윤종용 | 광펄스의 천이 출력을 측정하는 장치 및 방법 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3613017A (en) * | 1969-04-28 | 1971-10-12 | Science Accessories Corp | Logic circuit |
US3786282A (en) * | 1970-09-25 | 1974-01-15 | Hughes Aircraft Co | Radiation hardened flip flop |
US4506165A (en) * | 1982-06-30 | 1985-03-19 | At&T Bell Laboratories | Noise rejection Set-Reset Flip-Flop circuitry |
JPS62173692A (ja) * | 1986-01-28 | 1987-07-30 | Fujitsu Ltd | 半導体集積回路 |
JPH01311614A (ja) * | 1988-06-08 | 1989-12-15 | Nec Corp | モノマルチバイブレータ |
-
1996
- 1996-09-05 JP JP8235175A patent/JPH09135154A/ja active Pending
- 1996-09-05 EP EP96306427A patent/EP0762649A3/en not_active Withdrawn
- 1996-09-05 KR KR1019960038337A patent/KR970019024A/ko not_active Application Discontinuation
- 1996-10-14 TW TW085112490A patent/TW312751B/zh active
Also Published As
Publication number | Publication date |
---|---|
EP0762649A2 (en) | 1997-03-12 |
JPH09135154A (ja) | 1997-05-20 |
EP0762649A3 (en) | 1998-04-01 |
TW312751B (ko) | 1997-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR900003740A (ko) | 시스템 초기화 및 리세트용 데이타 처리 시스템내의 장치 | |
KR870008312A (ko) | 반도체기억장치의 리프레쉬동작 제어회로 | |
KR940004955A (ko) | 반도체 소자의 입력 전이 검출회로 | |
US5929684A (en) | Feedback pulse generators | |
US5459421A (en) | Dynamic-static master slave flip-flop circuit | |
JPS6470991A (en) | Address change detection circuit | |
KR870009387A (ko) | 반도체 대규모 집적회로 | |
KR950023885A (ko) | 복수의 입력을 받아 그 중의 하나를 선택적으로 출력하는 전압 선택장치 | |
EP0547888A3 (ko) | ||
KR890010922A (ko) | Dc 테스트 기능을 갖춘 반도체 집적회로 | |
KR920020433A (ko) | 마이크로 콘트롤러 유닛 | |
KR970019024A (ko) | 최소 펄스 폭 검출기 및 래치(Minimum Pulse Width Detector and Latch) | |
KR900017291A (ko) | 지연 회로 | |
KR890016760A (ko) | 펄스발생회로 | |
KR970701397A (ko) | Ic 카드 제어 회로 및 ic 카드 제어 시스템(ic card control circuit and ic card control system) | |
KR930022173A (ko) | 마이크로컴퓨터 | |
KR960039000A (ko) | 기입 사이클 시간을 감소시키기 위해 펄스 발생기를 갖는 반도체 스태틱 메모리 장치 | |
KR930005367A (ko) | 잡음제거회로 | |
US5057706A (en) | One-shot pulse generator | |
KR930702763A (ko) | 반도체 기억장치 | |
SU1337838A1 (ru) | Устройство дл функционального контрол цифровых интегральных схем | |
KR930006657B1 (ko) | 엣지 검출 기능을 갖는 펄스 발생회로 | |
SU884094A1 (ru) | Генератор серии импульсов | |
KR0118634Y1 (ko) | 주파수 체배기 | |
KR930010673A (ko) | Vpp 발생기용 레벨 디텍터 제어회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |