KR920020433A - 마이크로 콘트롤러 유닛 - Google Patents

마이크로 콘트롤러 유닛 Download PDF

Info

Publication number
KR920020433A
KR920020433A KR1019910005387A KR910005387A KR920020433A KR 920020433 A KR920020433 A KR 920020433A KR 1019910005387 A KR1019910005387 A KR 1019910005387A KR 910005387 A KR910005387 A KR 910005387A KR 920020433 A KR920020433 A KR 920020433A
Authority
KR
South Korea
Prior art keywords
signal
memory
reset
external
clock
Prior art date
Application number
KR1019910005387A
Other languages
English (en)
Other versions
KR930008042B1 (ko
Inventor
이병준
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019910005387A priority Critical patent/KR930008042B1/ko
Priority to GB9200013A priority patent/GB2254456B/en
Priority to US07/816,822 priority patent/US5371869A/en
Priority to FR9200219A priority patent/FR2674968B1/fr
Priority to DE4200782A priority patent/DE4200782C2/de
Priority to JP4021323A priority patent/JPH0679289B2/ja
Publication of KR920020433A publication Critical patent/KR920020433A/ko
Application granted granted Critical
Publication of KR930008042B1 publication Critical patent/KR930008042B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/22—Microcontrol or microprogram arrangements
    • G06F9/26—Address formation of the next micro-instruction ; Microprogram storage or retrieval arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B13/00—Recording simultaneously or selectively by methods covered by different main groups among G11B3/00, G11B5/00, G11B7/00 and G11B9/00; Record carriers therefor not otherwise provided for; Reproducing therefrom not otherwise provided for
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Read Only Memory (AREA)
  • Microcomputers (AREA)
  • Memory System (AREA)

Abstract

내용 없음

Description

마이크로 콘트롤러 유닛
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명이 적용된 MCU 및 외부 ROM이 연결된 양태를 나타낸 블록도면,
제2도는 본 발명의 회로 구성도,
제3도는 본 발명의 회로의 각부 파형도이다.

Claims (4)

  1. 외부 메모리 제어블록과 외부 타이밍 제어블록 및 내부 메모리를 갖고 있고 이들 블럭에 의해 외부 확장 메모리 억세스 가능한 마이크로 콘트롤러 유닛(MCU)에 있어서, 상기 MCU의 초기화를 위한 리셋신호와 외부 클럭을 받아 리셋임을 검출하는 리셋검출부와, 이 리셋 검출부의 출력신호를 받아 내부 또는 외부 확장 메모리의 선택적 억세스를 위한 클럭을 발생시키는 메모리 억세스 클럭 발생부와, 이 클럭과 메모리 언터페이스 제어신호인 리드/라이트(R/)신호를 받아 선택된 메모리 억세스 선택신호()를 발생시키는 래치를 포함하고, 상기 외부 메모리 제어블록과 외부 타이밍 제어블록 및 내부 메모리에 상기한신호를 공급하도록 하여 상기한 리셋 신호와신호에 의해 메모리 선택이 이루어지도록 한 것을 특징으로 하는 마이크로 콘트롤러 유닛.
  2. 제1항에 있어서, 상기한 리셋검출부는 외부 클럭(XTAL1)을 공히 공급받고 리셋의 레벨변이된 신호에 준하여 지연된 신호를 발생하는 다수의 D플립플롭으로 연결되어 각 단의 출력은 AND게이트(206)에 의해서 시스템 리셋신호를 생성함을 특징으로 하는 마이크로 콘트롤러 유닛.
  3. 제1항에 있어서, 상기 메모리 억세스 클럭발생부는 리셋검출부의 순차지연된 두신호(Q2, Q5)를 입력으로 하는 AND게이트(207)에 의해 얻어짐을 특징으로 하는 마이크로 콘트롤러 유닛.
  4. 제1항에 있어서, 상기한 래치는 리셋동작후 하이레벨이 되는 메모리 억세스 클럭발생부의 출력신호에 의해 스위칭 온되는 MOS소자와, 이 MOS소자의 '온상태에서 R/신호를 받아 래치시키는 조합된 게이트로 구성된 것을 특징으로 하는 마이크로 콘트롤러 유닛.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910005387A 1991-04-03 1991-04-03 마이크로 콘트롤러 유닛 KR930008042B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1019910005387A KR930008042B1 (ko) 1991-04-03 1991-04-03 마이크로 콘트롤러 유닛
GB9200013A GB2254456B (en) 1991-04-03 1992-01-02 Micro-controller unit
US07/816,822 US5371869A (en) 1991-04-03 1992-01-03 Micro-controller unit for selectively accessing an internal memory or an external extended memory using a read/write terminal
FR9200219A FR2674968B1 (fr) 1991-04-03 1992-01-10 Unite formant microcontroleur et comportant un dispositif d'acces a une memoire etendue.
DE4200782A DE4200782C2 (de) 1991-04-03 1992-01-10 Mikro-Steuereinheit
JP4021323A JPH0679289B2 (ja) 1991-04-03 1992-02-06 マイクロコントローラユニット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910005387A KR930008042B1 (ko) 1991-04-03 1991-04-03 마이크로 콘트롤러 유닛

Publications (2)

Publication Number Publication Date
KR920020433A true KR920020433A (ko) 1992-11-21
KR930008042B1 KR930008042B1 (ko) 1993-08-25

Family

ID=19312883

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910005387A KR930008042B1 (ko) 1991-04-03 1991-04-03 마이크로 콘트롤러 유닛

Country Status (6)

Country Link
US (1) US5371869A (ko)
JP (1) JPH0679289B2 (ko)
KR (1) KR930008042B1 (ko)
DE (1) DE4200782C2 (ko)
FR (1) FR2674968B1 (ko)
GB (1) GB2254456B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574926A (en) * 1993-03-11 1996-11-12 Olympus Optical Co., Ltd. One-chip microcomputer system having function for substantially correcting contents of program
US5903912A (en) * 1996-08-14 1999-05-11 Advanced Micro Devices, Inc. Microcontroller configured to convey data corresponding to internal memory accesses externally
US5860161A (en) * 1996-08-14 1999-01-12 Advanced Micro Devices, Inc. Microcontroller configured to indicate internal memory accesses externally
US5860016A (en) * 1996-09-30 1999-01-12 Cirrus Logic, Inc. Arrangement, system, and method for automatic remapping of frame buffers when switching operating modes
JP3620181B2 (ja) * 1996-12-05 2005-02-16 富士通株式会社 半導体装置及びリードアクセス方法
US5862148A (en) * 1997-02-11 1999-01-19 Advanced Micro Devices, Inc. Microcontroller with improved debug capability for internal memory
US5893923A (en) * 1997-05-12 1999-04-13 Lexmark International, Inc. Microcontroller utilizing a circuit to select during reset process an internal or external memory as base memory
US6154834A (en) * 1997-05-27 2000-11-28 Intel Corporation Detachable processor module containing external microcode expansion memory
US5896337A (en) 1998-02-23 1999-04-20 Micron Technology, Inc. Circuits and methods for multi-level data through a single input/ouput pin
KR100321745B1 (ko) 1998-06-29 2002-06-20 박종섭 외부메모리액세스를위한마이크로컨트롤러유닛
CN106598485A (zh) * 2016-11-23 2017-04-26 深圳市博巨兴实业发展有限公司 一种微控制器及其低功耗eeprom接口电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4159541A (en) * 1977-07-01 1979-06-26 Ncr Corporation Minimum pin memory device
US4432049A (en) * 1978-09-05 1984-02-14 Pern Shaw Programmable mode select by reset
US4542453A (en) * 1982-02-19 1985-09-17 Texas Instruments Incorporated Program patching in microcomputer
JPS6068441A (ja) * 1983-09-22 1985-04-19 Fujitsu Ltd ワンチツプ・マイクロ・コンピユ−タ
US4677586A (en) * 1985-06-04 1987-06-30 Texas Instruments Incorporated Microcomputer device having test mode substituting external RAM for internal RAM
EP0238090B1 (en) * 1986-03-20 1997-02-05 Nec Corporation Microcomputer capable of accessing internal memory at a desired variable access time
JPS62237522A (ja) * 1986-04-08 1987-10-17 Nec Corp 情報処理装置
JPS62271012A (ja) * 1986-05-20 1987-11-25 Mitsubishi Electric Corp 擬似ステ−タス信号発生装置
JPH0682324B2 (ja) * 1988-05-23 1994-10-19 三菱電機株式会社 半導体集積回路装置

Also Published As

Publication number Publication date
JPH0679289B2 (ja) 1994-10-05
DE4200782C2 (de) 1996-04-18
DE4200782A1 (de) 1992-10-15
FR2674968B1 (fr) 1995-06-09
US5371869A (en) 1994-12-06
KR930008042B1 (ko) 1993-08-25
JPH04323746A (ja) 1992-11-12
GB2254456B (en) 1994-10-05
GB9200013D0 (en) 1992-02-26
GB2254456A (en) 1992-10-07
FR2674968A1 (fr) 1992-10-09

Similar Documents

Publication Publication Date Title
KR920010618A (ko) 동기형 다이나믹 ram
KR920020433A (ko) 마이크로 콘트롤러 유닛
KR880008563A (ko) 동기회로
KR880000880A (ko) 비 교 기
KR970060222A (ko) 동기형 반도체 메모리 장치
KR890006085A (ko) Pll 회로
KR920006970A (ko) 반도체 메모리를 위한 시리얼 선택회로
KR0184464B1 (ko) 동기형 반도체 메모리장치의 디코딩 회로
KR940012823A (ko) 클록신호 생성회로
KR930702763A (ko) 반도체 기억장치
KR920019082A (ko) 클럭 전환 회로
KR920008770A (ko) 동기형 메모리 장치의 타이밍 제어회로
JP2545010B2 (ja) ゲ―ト装置
KR970013691A (ko) 주파수 변환 샘플링 시스템을 위한 클럭 생성기
KR960039627A (ko) 동기식 메모리소자의 입력버퍼
KR880008121A (ko) 중앙처리 장치의 클럭 전환 제어회로
KR910005647A (ko) 동기 보상 회로
SU1182532A1 (ru) Устройство для синхронизации обращения к памяти
KR970019024A (ko) 최소 펄스 폭 검출기 및 래치(Minimum Pulse Width Detector and Latch)
KR970705757A (ko) 시험 패턴 발생기(test pattern generator)
KR970049613A (ko) 가변이 가능한 대기 상태 생성 장치
KR920011264A (ko) 영상데이타 스플리트 회로
KR970051169A (ko) 싱크로너스 메모리
KR880008135A (ko) 한글 영문 혼용 표시제어장치
KR960029935A (ko) 메모리용 레디신호 발생회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080729

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee