KR970051169A - 싱크로너스 메모리 - Google Patents

싱크로너스 메모리 Download PDF

Info

Publication number
KR970051169A
KR970051169A KR1019950064424A KR19950064424A KR970051169A KR 970051169 A KR970051169 A KR 970051169A KR 1019950064424 A KR1019950064424 A KR 1019950064424A KR 19950064424 A KR19950064424 A KR 19950064424A KR 970051169 A KR970051169 A KR 970051169A
Authority
KR
South Korea
Prior art keywords
output
input means
clock
decoding
memory cell
Prior art date
Application number
KR1019950064424A
Other languages
English (en)
Other versions
KR100274749B1 (ko
Inventor
김승민
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950064424A priority Critical patent/KR100274749B1/ko
Publication of KR970051169A publication Critical patent/KR970051169A/ko
Application granted granted Critical
Publication of KR100274749B1 publication Critical patent/KR100274749B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1039—Read-write modes for single port memories, i.e. having either a random port or a serial port using pipelining techniques, i.e. using latches between functional memory parts, e.g. row/column decoders, I/O buffers, sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/06—Address interface arrangements, e.g. address buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 외부의 클럭(K)에 내부 신호가 동기 되어 동작하는 싱크로너스 메모리에 있어서, 메모리 셀 어레이(6); 소정의 어드레스를 입력받아 프리 디코딩하는 입력 수단(1,3); 상기 클럭에 동기 되어 상기 어드레스 입력 수단의 출력을 저장하는 제1레지스터(11); 상기 제1레지스터에 저장된 정보를 디코딩하여 상기 메모리 셀 어레이 중 어느 한 셀을 선택하는 디코딩 수단(4); 소정의 데이타를 입력받기 위한 데이타 입력 수단(2,5); 및 상기 클럭에 동기 되어 상기 데이타 입려 수단의 출력을 저장하고, 저장된 정보를 상기 메모리 셀 어레이로 공급하는 제2레지스터(12)를 구비하는 것을 특징으로 하는 싱크로너스 메모리에 관한 것이고, 전체쓰기 사이클 시간을 감소시킬 수 있도록 한 것이다.

Description

싱크로너스 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명의 일실시예에 따른 싱크로너스 메모리의 개략적인 일부 블럭 구성도
제5도는 레지스터의 일 예시 회로도 및 클럭의 파형도.

Claims (2)

  1. 외부의 클럭에 내부 신호가 동기 되어 동작하는 싱크로너스 메모리에 있어서, 메모리 셀 어레이; 소정의 어드레스를 입력받아 프리 디코딩하는 어드레스 입력 수단; 상기 클럭에 동기되어 상기 어드레스 입력 수단의 출력을 저장하는 제1레지스터; 상기 제1레지스터에 저장된 정보를 디코딩하여 상기 메모리 셀 어레이 중 어느 한 셀을 선택하는 디코딩 수단; 소정의 데이타를 입력받기 위한 데이타 입력 수단; 및 상기 클럭에 동기되어 상기 데이타 입력 수단의 출력을 저장하고, 저장된 정보를 상기 메모리 셀 어레이로 공급하는 제2레지스터를 구비하는 것을 특징으로 하는 싱크로너스 메모리.
  2. 제1항에 있어서, 상기 제1및 제2레지스터는 입력되는 정보를 래치하는 래치 호뢰; 상기 클럭이 로우에서 하이 상태로 천이할 때 하나의 쇼트 펄스를 발생시키는 쇼트 펄스 발생 수단; 및 상기 쇼트 펄스 발생 수단의 출력에 따라 상기 래치 회로의 출력을 최종 출력 단자로 전달되는 모스 트랜지스터를 구비하는 것을 특징으로 하는 싱크로너스 메모리.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950064424A 1995-12-29 1995-12-29 싱크로너스 메모리 KR100274749B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950064424A KR100274749B1 (ko) 1995-12-29 1995-12-29 싱크로너스 메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950064424A KR100274749B1 (ko) 1995-12-29 1995-12-29 싱크로너스 메모리

Publications (2)

Publication Number Publication Date
KR970051169A true KR970051169A (ko) 1997-07-29
KR100274749B1 KR100274749B1 (ko) 2001-01-15

Family

ID=40749535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950064424A KR100274749B1 (ko) 1995-12-29 1995-12-29 싱크로너스 메모리

Country Status (1)

Country Link
KR (1) KR100274749B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649162B1 (ko) * 2004-10-14 2006-11-28 주식회사 삼성산업 Ｍｓｐｃ 제품용 몰드의 탈형 방법
KR20170040958A (ko) 2015-10-06 2017-04-14 박건준 톱질용 보조망치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100649162B1 (ko) * 2004-10-14 2006-11-28 주식회사 삼성산업 Ｍｓｐｃ 제품용 몰드의 탈형 방법
KR20170040958A (ko) 2015-10-06 2017-04-14 박건준 톱질용 보조망치

Also Published As

Publication number Publication date
KR100274749B1 (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
KR100282692B1 (ko) 반도체 기억 장치
KR100243335B1 (ko) 독립적인 리프레쉬 수단을 가지는 데이지 체인 구조의 반도체 장치
KR960012012A (ko) 동기형 반도체 기억 장치
KR920010618A (ko) 동기형 다이나믹 ram
KR960005605A (ko) 반도체 기억장치
JP2000156079A (ja) マルチバンク構造を有する半導体メモリ装置
KR920020308A (ko) 표시 제어기
KR970051169A (ko) 싱크로너스 메모리
KR980005013A (ko) 동기 반도체 메모리 회로
US6356504B1 (en) Address generating and decoding circuit for use in a burst-type and high-speed random access memory device which has a single data rate and a double data rate scheme
KR960006289A (ko) 리 프로그램 가능한 프로그램어블 로직 어래이
KR920007187A (ko) 반도체 기억장치
KR920001318A (ko) 마이크로프로세서
KR920006970A (ko) 반도체 메모리를 위한 시리얼 선택회로
KR960019829A (ko) 반도체 기억 장치
KR100510458B1 (ko) 동기식 반도체 기억 장치를 위한 어드레스 래치장치 및 방법
KR970012709A (ko) 블록 기록 시스템을 이용하는 반도체 메모리
KR100254569B1 (ko) 내부 클럭 발생 회로를 갖는 동기형 반도체 메모리 장치
JP4045023B2 (ja) 同期式メモリ装置
KR0184479B1 (ko) 동기형 반도체 메모리장치의 클럭 서스펜션 보장회로
US20020159314A1 (en) Semiconductor device, refreshing method thereof, memory system, and electronic instrument
KR100528450B1 (ko) 동기형 메모리 장치
KR930006540A (ko) 승산 회로의 부분 승수 선택 회로
KR960018895A (ko) 캐시 메모리의 기능을 갖는 메모리 장치
JPH08180677A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990428

Effective date: 20000429

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090828

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee