KR920019082A - 클럭 전환 회로 - Google Patents

클럭 전환 회로 Download PDF

Info

Publication number
KR920019082A
KR920019082A KR1019920005044A KR920005044A KR920019082A KR 920019082 A KR920019082 A KR 920019082A KR 1019920005044 A KR1019920005044 A KR 1019920005044A KR 920005044 A KR920005044 A KR 920005044A KR 920019082 A KR920019082 A KR 920019082A
Authority
KR
South Korea
Prior art keywords
circuit
signal
output signal
clock
sustain
Prior art date
Application number
KR1019920005044A
Other languages
English (en)
Other versions
KR950015047B1 (ko
Inventor
진 오가사와라
Original Assignee
보조 다꾸로
니뽕 빅터 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보조 다꾸로, 니뽕 빅터 가부시끼가이샤 filed Critical 보조 다꾸로
Publication of KR920019082A publication Critical patent/KR920019082A/ko
Application granted granted Critical
Publication of KR950015047B1 publication Critical patent/KR950015047B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking

Landscapes

  • Electronic Switches (AREA)

Abstract

내용 없음

Description

클럭 절환 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명을 이루는 클럭 절환 회로의 제1실시예의 구성도.
제2A 내지 2K도는 본 발명 실시예의 제1의 상태를 도시하는 타이밍 챠트.
제3A 내지 3K도는 본 발명 실시예의 제2의 상태를 도시하는 타이밍 챠트.

Claims (1)

  1. 제1, 제2의 클럭 신호를 절환 제어 신호에 의해서 절환 선택하는 클럭 절환 회로이며, 제1, 제2의 선택 회로와 제1, 제2, 제3의 유지 회로와 제1, 제2, 제3의 게이트 회로로 구성되며, 상기 제1의 선택 회로는 상기 절환 제어 신호와 상기 제2의 유지 회로의 출력 신호를 상기 제3의 유지 회로의 출력 신호에 의해서 선택하고, 상기 제1의 유지 회로는 상기 제1의 선택 회로에서 선택된 신호를 상기 제1의 클럭 신호에 동기해서 유지하고, 상기 제2의 선택 회로는 상기 절환 제어 신호를 반전하고 얻은 반전 절환 제어 신호와 상기 제1의 유지 회로의 출력 신호를 상기 제3의 유지 회로의 출력 신호에 의해서 선택하고, 상기 제2의 유지 회로는 상기 제2의 선택 회로에서 선택된 신호를 상기 제2의 클럭 신호에 동기해서 유지하고, 상기 제1의 게이트 회로는 상기 제1의 유지 회로의 출력 신호에 따라서 상기 제1의 클럭 신호를 출력하고, 상기 제2의 게이트 회로는 상기 제2의 유지 회로의 출력 신호에 따라서 상기 제2의 클럭 신호를 전달하고, 상기 제3의 게이트 회로는 상기 제1의 게이트 회로의 출력 신호와 상기 제2의 게이트 회로의 출력 신호와의 논리화를 출력하고, 상기 제3의 유지 회로는 상기 제3의 게이트 회로의 출력 신호에 동기해서 상기 절환 제어 신호를 유지하는 것을 특징으로 하는 클럭 절환 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920005044A 1991-03-29 1992-03-27 클럭 전환 회로 KR950015047B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3121967A JPH04303219A (ja) 1991-03-29 1991-03-29 クロック切換回路
JP91-121967 1991-03-29

Publications (2)

Publication Number Publication Date
KR920019082A true KR920019082A (ko) 1992-10-22
KR950015047B1 KR950015047B1 (ko) 1995-12-21

Family

ID=14824314

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920005044A KR950015047B1 (ko) 1991-03-29 1992-03-27 클럭 전환 회로

Country Status (2)

Country Link
JP (1) JPH04303219A (ko)
KR (1) KR950015047B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170027254A (ko) * 2015-09-01 2017-03-09 삼성전자주식회사 반도체 회로

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412663A (en) * 1993-08-20 1995-05-02 Advanced Micro Devices, Inc. Apparatus for synchronizing asynchronous circuits for testing operations
US7911239B2 (en) * 2006-06-14 2011-03-22 Qualcomm Incorporated Glitch-free clock signal multiplexer circuit and method of operation

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62192815A (ja) * 1986-02-20 1987-08-24 Fujitsu Ltd クロツク切替回路
JPS63282820A (ja) * 1987-05-15 1988-11-18 Nec Corp クロック信号切換え方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170027254A (ko) * 2015-09-01 2017-03-09 삼성전자주식회사 반도체 회로

Also Published As

Publication number Publication date
KR950015047B1 (ko) 1995-12-21
JPH04303219A (ja) 1992-10-27

Similar Documents

Publication Publication Date Title
KR890004502A (ko) 신호 위상 정렬 회로
KR850008017A (ko) Cmos 입출력회로
KR920020433A (ko) 마이크로 콘트롤러 유닛
KR920019082A (ko) 클럭 전환 회로
KR930005033A (ko) 불휘발성 메모리회로
KR970076821A (ko) 래치회로
KR970063251A (ko) 리드 패스를 위한 고속 동기식 메모리 장치
KR890017551A (ko) 증분 축각(shaft angle) 암호기용 접속장치
KR970076843A (ko) 싱크로너스 미러 딜레이 회로
KR950024431A (ko) 스태틱 램(sram)의 어드레스 입력회로
KR960032930A (ko) 데이터 전송 회로
KR840005634A (ko) 클럭 재생회로
KR930014036A (ko) Fifo를 사용한 캐쉬디렉터리 변경회로
KR960024803A (ko) 동기식 기억 소자의 클럭신호 입력장치
KR970055529A (ko) 메모리의 데이타 입력버퍼회로
KR920015721A (ko) 1분주 및 2분주 논리회로
KR900002645A (ko) 더블스캔디지탈 tv에 있어서 텔레텍스트 이용방법
KR970019031A (ko) 위상 지연을 선택할 수 있는 위상 변환 회로
KR970051196A (ko) 반도체 메모리의 클럭 동기회로
KR940010792A (ko) 클럭 다중화 회로
KR940003188A (ko) 동기식 카운터회로
KR920011264A (ko) 영상데이타 스플리트 회로
KR970055549A (ko) 동기식 카운터회로
KR970013694A (ko) 클럭 발생장치
KR960039627A (ko) 동기식 메모리소자의 입력버퍼

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031023

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee