KR920015712A - 선택적 펄스 발생회로 장치 - Google Patents
선택적 펄스 발생회로 장치 Download PDFInfo
- Publication number
- KR920015712A KR920015712A KR1019910000490A KR910000490A KR920015712A KR 920015712 A KR920015712 A KR 920015712A KR 1019910000490 A KR1019910000490 A KR 1019910000490A KR 910000490 A KR910000490 A KR 910000490A KR 920015712 A KR920015712 A KR 920015712A
- Authority
- KR
- South Korea
- Prior art keywords
- flop
- flip
- clock
- circuit device
- input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
Landscapes
- Shift Register Type Memory (AREA)
- Electronic Switches (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 이동 레지스터 회로 구성도, 제2도는 본 발명에 따른 제어신호 발생회로 구성도, 제3도는 본 발명에 따른 진리표.
Claims (2)
- 플립플롭을 이용한 이동레지스터를 5비트로 구성하여 프립플롭(FFψ)의 출력단(QN)과 인버티에서 반진된 클리어 신호를 앤드게이트에서 조합하여 플립플롭(FF4)의 입력(D)으로 인가되는 단계와, 클럭에 의해 동기된 클리어 신호를 이동레지스터의 플립플롭 클럭단으로 연결하는 단계와, 선택하려는 펄스를 발생시키기 위하여 이동레지스터 각단의 출력(Q와QN)을 낸드게이트(G0,G1,G2)의 입력으로 하는 단계와, 상기 낸드게이트의 출력은 낸드게이트(G3)의 입력이 되어 플립플롭(FF5)의 입력(D)으로 인가됨에 따라 클럭에 동기된 출력펄스를 얻도록 구성하는 단계와, 플립플롭에 리세트 신호가 인가되어 클럭이 발생하면 모든 레지스터의 값은 로우를 유지하고 리세트 신호가 디져블하고나면 클럭에 의해 스테이지(0)에서 스테이지(9)까지 변화하는 이동레지스터로 동작하도록 하는 단계를 포함하여 구성된 것을 특징으로 하는 선택적 펄스 발생회로 장치.
- 제1항에 있어서, 플립플롭을 이용한 이동레지스터는 5비트로 구성하되, 확장이 가능함을 포함하여 구성된 것을 특징으로 하는 선택적 펄스발생 회로 장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000490A KR930008943B1 (ko) | 1991-01-15 | 1991-01-15 | 펄스발생회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000490A KR930008943B1 (ko) | 1991-01-15 | 1991-01-15 | 펄스발생회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920015712A true KR920015712A (ko) | 1992-08-27 |
| KR930008943B1 KR930008943B1 (ko) | 1993-09-17 |
Family
ID=19309782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910000490A KR930008943B1 (ko) | 1991-01-15 | 1991-01-15 | 펄스발생회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR930008943B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102157965B1 (ko) * | 2019-06-24 | 2020-09-21 | 윈본드 일렉트로닉스 코포레이션 | 링 오실레이터 및 시간 계측 회로 |
| US11012056B2 (en) | 2019-06-11 | 2021-05-18 | Winbond Electronics Corp. | Ring oscillator and time measuring circuit |
-
1991
- 1991-01-15 KR KR1019910000490A patent/KR930008943B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11012056B2 (en) | 2019-06-11 | 2021-05-18 | Winbond Electronics Corp. | Ring oscillator and time measuring circuit |
| KR102157965B1 (ko) * | 2019-06-24 | 2020-09-21 | 윈본드 일렉트로닉스 코포레이션 | 링 오실레이터 및 시간 계측 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR930008943B1 (ko) | 1993-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900005694A (ko) | 트리거 신호에 따른 소정 펄스폭의 펄스 발생회로 | |
| IT1236578B (it) | Dispositivo per la trasformazione di un flip flop di tipo d in un flip flop denominato di tipo b in grado di campionare i dati sui fronti di salita e sui fronti di discesa del segnale di clock. | |
| KR840000114A (ko) | 위상 비교기 | |
| KR900013715A (ko) | 클록신호 변환회로 | |
| KR910017759A (ko) | 순서동작형 논리회로 디바이스 | |
| KR930005033A (ko) | 불휘발성 메모리회로 | |
| KR920015712A (ko) | 선택적 펄스 발생회로 장치 | |
| KR910006986A (ko) | 기능선택회로 | |
| KR880011802A (ko) | 반도체장치 | |
| JPS5477533A (en) | Signal generating device | |
| KR900000767A (ko) | 순서 선택 우선의 임의/순서 선택회로 | |
| KR910013751A (ko) | Nrz/cmi(ii) 부호 변환장치 | |
| KR860002186A (ko) | 시분할형(時分割型) a/d·d/a 변환기 | |
| KR940003188A (ko) | 동기식 카운터회로 | |
| KR840005634A (ko) | 클럭 재생회로 | |
| KR970055398A (ko) | 래치와 플립-플롭 겸용 회로 | |
| SU1599969A1 (ru) | Однофазный D-триггер | |
| JPS6472230A (en) | Bit inverter | |
| KR960006272A (ko) | 주/종속 플립-플롭 | |
| KR970004496A (ko) | 디지탈 이동통신 방식에서 의사랜덤 잡음 오프셋 자동 발생기와 그 제어 방법 | |
| KR920001839A (ko) | 디지탈시스템의 시스템클럭 발생회로 | |
| FR2433263A1 (fr) | Agencement de circuit pour le declenchement de composants a declenchement par un bord | |
| KR900005697A (ko) | 동기형 클럭 교환 회로 | |
| KR930018844A (ko) | 쉬프트신호의 구간을 조정하는 쉬프트클럭발생회로 | |
| KR890016765A (ko) | 시차를 갖는 전원공급 리세트신호 발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20020820 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |