KR910006986A - 기능선택회로 - Google Patents

기능선택회로 Download PDF

Info

Publication number
KR910006986A
KR910006986A KR1019900015710A KR900015710A KR910006986A KR 910006986 A KR910006986 A KR 910006986A KR 1019900015710 A KR1019900015710 A KR 1019900015710A KR 900015710 A KR900015710 A KR 900015710A KR 910006986 A KR910006986 A KR 910006986A
Authority
KR
South Korea
Prior art keywords
signal
combination
states
function selection
generating means
Prior art date
Application number
KR1019900015710A
Other languages
English (en)
Other versions
KR940009284B1 (ko
Inventor
하루키 도다
신게오 오시마
다츠오 이카와
Original Assignee
아오이 죠이치
가부시키가이샤, 도시바
다케다이 마사다카
도시바 마이크로 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시키가이샤, 도시바, 다케다이 마사다카, 도시바 마이크로 일렉트로닉스 가부시키가이샤 filed Critical 아오이 죠이치
Publication of KR910006986A publication Critical patent/KR910006986A/ko
Application granted granted Critical
Publication of KR940009284B1 publication Critical patent/KR940009284B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1075—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for multiport memories each having random access ports and serial ports, e.g. video RAM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)
  • Dram (AREA)
  • Microcomputers (AREA)
  • Electronic Switches (AREA)

Abstract

내용 없음

Description

기능선택회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 기능선택회로의 1실시예를 도시한 블록도.
제2도는 진리값표의 위치를 도시한 신호(MD0…MD15)를 나타내는 도표.
제3도는 제1도에 도시된 실시예의 진리값 선택회로의 1예를 도시한 블럭도.

Claims (3)

  1. 복수의 입력신호의 신호상태의 조합과 여러동작기능의 관계를 나타내는 진리값표에 기초해서 상기 복수의 입력신호의 신호상태의 조합에 따른 상기 진리값표에 나타난 동작기능을 선택하는 기능선택회로에 있어서, 상기 복수의 입력신호의 신호상태의 조합의 각각에 일대일 대응하는 복수의 제1신호를 발생하는 제1신호발생수단(2)과, 상기 복수의 제1신호를 조합해서 논리합을 선택적으로 복수개 취하고, 이 복수개의 논리합의 각각이 상기 진리값표에 나타난 동작기능을 선택기동하는 신호로 되는 제2신호를 발생하는 제2신호발생수단(5)을 구비한 것을 특징으로 하는 기능선택회로.
  2. 제1항에 있어서, 상기 제1신호 발생수단(2)은 입력신호의 소정시간의 신호상태를 래치하고, 이 래치된 신호상태의 조합에 대응하는 제1신호를 발생하는 것을 특징으로 하는 기능선택회로.
  3. 제1항에 있어서, 상기 제2신호발생수단(5)은 상기 제1신호의 일정기간의 상태의 논리합을 출력하고, 그 다른 기간에는 출력이 비활성으로 되는 것을 특징으로 하는 기능선택회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900015710A 1989-09-29 1990-09-29 기능선택회로 KR940009284B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1254668A JPH0756749B2 (ja) 1989-09-29 1989-09-29 機能選択回路
JP01-254668 1989-09-29

Publications (2)

Publication Number Publication Date
KR910006986A true KR910006986A (ko) 1991-04-30
KR940009284B1 KR940009284B1 (ko) 1994-10-06

Family

ID=17268205

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900015710A KR940009284B1 (ko) 1989-09-29 1990-09-29 기능선택회로

Country Status (5)

Country Link
US (1) US5084635A (ko)
EP (1) EP0420268B1 (ko)
JP (1) JPH0756749B2 (ko)
KR (1) KR940009284B1 (ko)
DE (1) DE69024576T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408919B1 (ko) * 2001-06-25 2003-12-11 바이오네스트 주식회사 에피나스틴 염산염의 중간체인 2,6-모르판트리돈의 새로운제조방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412260A (en) * 1991-05-03 1995-05-02 Lattice Semiconductor Corporation Multiplexed control pins for in-system programming and boundary scan state machines in a high density programmable logic device
JP3344494B2 (ja) * 1993-03-23 2002-11-11 インターナショナル・ビジネス・マシーンズ・コーポレーション ページモードを有するシングルクロックメモリ
US5477166A (en) * 1993-04-22 1995-12-19 Benchmarq Microelectronics Programmable output device with integrated circuit
US6515505B1 (en) * 1995-12-26 2003-02-04 Cypress Semiconductor Corp. Functionality change by bond optioning decoding
US6496033B2 (en) 1998-06-08 2002-12-17 Cypress Semiconductor Corp. Universal logic chip
JP3725715B2 (ja) 1998-11-27 2005-12-14 株式会社東芝 クロック同期システム
US6985848B2 (en) * 2000-03-02 2006-01-10 Texas Instruments Incorporated Obtaining and exporting on-chip data processor trace and timing information

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4646269A (en) * 1984-09-18 1987-02-24 Monolithic Memories, Inc. Multiple programmable initialize words in a programmable read only memory
JPS61110396A (ja) * 1984-11-05 1986-05-28 Fujitsu Ltd 半導体記憶装置
JPS61221938A (ja) * 1985-03-28 1986-10-02 Toshiba Corp シ−ケンス回路
JP2546228B2 (ja) * 1985-12-20 1996-10-23 株式会社日立製作所 選択回路
JPS62283488A (ja) * 1985-12-27 1987-12-09 Nec Corp デコ−ダ回路
US4721868A (en) * 1986-09-23 1988-01-26 Advanced Micro Devices, Inc. IC input circuitry programmable for realizing multiple functions from a single input
JP2587229B2 (ja) * 1987-03-11 1997-03-05 日本テキサス・インスツルメンツ株式会社 アービタ回路
US4970692A (en) * 1987-09-01 1990-11-13 Waferscale Integration, Inc. Circuit for controlling a flash EEPROM having three distinct modes of operation by allowing multiple functionality of a single pin
DE3785762T2 (de) * 1987-09-04 1994-01-05 Omron Tateisi Electronics Co Mehrwertige Ale.
US4942319A (en) * 1989-01-19 1990-07-17 National Semiconductor Corp. Multiple page programmable logic architecture

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408919B1 (ko) * 2001-06-25 2003-12-11 바이오네스트 주식회사 에피나스틴 염산염의 중간체인 2,6-모르판트리돈의 새로운제조방법

Also Published As

Publication number Publication date
DE69024576T2 (de) 1996-06-27
EP0420268A2 (en) 1991-04-03
JPH03117213A (ja) 1991-05-20
JPH0756749B2 (ja) 1995-06-14
KR940009284B1 (ko) 1994-10-06
US5084635A (en) 1992-01-28
EP0420268B1 (en) 1996-01-03
EP0420268A3 (ko) 1994-02-23
DE69024576D1 (de) 1996-02-15

Similar Documents

Publication Publication Date Title
KR920001518A (ko) 반도체 집적회로
KR910010529A (ko) 시프트 레지스터 장치
KR910007262A (ko) 플립플롭회로
KR960018901A (ko) 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법
KR900005694A (ko) 트리거 신호에 따른 소정 펄스폭의 펄스 발생회로
KR910006986A (ko) 기능선택회로
KR900013715A (ko) 클록신호 변환회로
KR920702095A (ko) 2진 정보를 부호화하는 디지탈 회로
KR960032930A (ko) 데이터 전송 회로
KR840007337A (ko) 디지탈 신호 합성회로
KR880000961A (ko) 영상 기억장치
KR920015712A (ko) 선택적 펄스 발생회로 장치
KR970055398A (ko) 래치와 플립-플롭 겸용 회로
KR930024292A (ko) 시프트레지스터를 이용한 입력회로
KR960006272A (ko) 주/종속 플립-플롭
KR900012470A (ko) 팩시밀리의 입출력부 제어회로
KR920006136A (ko) 전자식 타자기의 중앙처리장치의 키(Key) 스캔포트(Scan Port)를 이용한 커버오픈 체크방법과 그 회로
KR940027299A (ko) 모듈러 클럭 신호 발생 회로
KR940015801A (ko) 다수의 블럭에서 1개의 데이타 레지스터를 동시에 콘트롤하는 로직회로
KR960020136A (ko) 데이타 포착회로
KR970019083A (ko) 업/다운 카운터
KR970029010A (ko) 양방향 시프트레지스터
KR970004648A (ko) 클럭신호 선택 출력회로
KR870005392A (ko) 주종(主從) 래치회로
KR890004509A (ko) 아날로그와 디지탈 신호의 루프백 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090928

Year of fee payment: 16

EXPY Expiration of term