KR900012470A - 팩시밀리의 입출력부 제어회로 - Google Patents

팩시밀리의 입출력부 제어회로 Download PDF

Info

Publication number
KR900012470A
KR900012470A KR1019890000329A KR890000329A KR900012470A KR 900012470 A KR900012470 A KR 900012470A KR 1019890000329 A KR1019890000329 A KR 1019890000329A KR 890000329 A KR890000329 A KR 890000329A KR 900012470 A KR900012470 A KR 900012470A
Authority
KR
South Korea
Prior art keywords
output
input
clock
decoding
multiplexing
Prior art date
Application number
KR1019890000329A
Other languages
English (en)
Other versions
KR920001180B1 (ko
Inventor
윤남일
Original Assignee
안시환
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 안시환, 삼성전자 주식회사 filed Critical 안시환
Priority to KR1019890000329A priority Critical patent/KR920001180B1/ko
Publication of KR900012470A publication Critical patent/KR900012470A/ko
Application granted granted Critical
Publication of KR920001180B1 publication Critical patent/KR920001180B1/ko

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Facsimiles In General (AREA)

Abstract

내용 없음

Description

팩시밀리의 입출력부 제어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 시스템 블록도, 제2도 및 제3도는 본 발명의 동작파형도.

Claims (1)

  1. 팩시밀리의 입출력부 제어 회로에 있어서 칩 셀렉트신호()와 입출력 리드. 라이트 인에이블신호()상태에 따라 소정수의 입력어드레스(A4-A6)에 대하여 각각 소정수의 입출력 어드레스 디코딩출력 ()을 발생하는 제1디코딩 수단(10)과, 상기 제1디코딩수단 (10)의 출력중 임의의 하나 및 칩셀렉트신호()의 제어를 받아 소정수의 입력어드레스(A1-A3)에 의해 입출력 어드레스에 대한 디코딩 출력(LA0-LA7)을 발생하는 제2디코딩수단(20)으로 구성된 입/출력 어드레스 디코딩 출력회로(100)와, 상기 제1디코딩수단(10)출력()중 하나의 제어를 받아 디코딩 출력(On1-On8)을 발생하는 어드레스 래치블 출력회로(200)와, 상기 제1디코딩 수단 (10)의 출력 ()중 하나의 제어를 받아 게이트 인에이블되며 소정의 입력 선택신호(A0-A2)상태에 따라 멀티플렉싱 입력(Im1-Im8)중 하나를 선택하여 입출력 데이터 버스로 출력하는 멀티플렉싱 입력회로(300)와, 입력클럭(CKIN)에 대하여 각단에서 순차적으로 2의 배수씩 분주된 클럭을 발생하는 제1-제2클럭발생수단(TF1-TF12)과, 상기 제1디코딩수단(10)출력 () 중 하나의 제어를 받아 게이트 인에이블되며 소정수의 출력 선택신호(A1-A3) 상태에 따라 디코딩출력(Q0-Q7)을 발생하는 제2디멀티플렉싱수단(DEMUX2)과, 상기 제2디멀티플렉싱수단(DEMUX2)의 소정수 출력 (Q2-Q4)을 입력선택신호로 하여 상기 분주클럭중 하나를 선택출력하는 제3멀티플렉싱수단과(MUX3)와, 상기 제2멀티플렉싱수단(DEMUX2)의 출력(Q0)의 제어를 받아 입력클럭의 2분주 혹은 4분주된 입력 출력을 선택하여 제1클럭을 출력하는 제2멀티플럭싱수단(MUX2)과, 상기 제3멀티플렉싱수단(MUX3)의 출력과 상기 제2멀티플렉싱수단(DEMUX2)의 출력(Q1)을 논리조합하여 제2클럭 출력하는 제2클럭 출력부로 구성된 클럭 카운터 선택회로(400)로 구성됨을 특징으로 하는 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890000329A 1989-01-13 1989-01-13 팩시밀리의 입출력부 제어회로 KR920001180B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019890000329A KR920001180B1 (ko) 1989-01-13 1989-01-13 팩시밀리의 입출력부 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019890000329A KR920001180B1 (ko) 1989-01-13 1989-01-13 팩시밀리의 입출력부 제어회로

Publications (2)

Publication Number Publication Date
KR900012470A true KR900012470A (ko) 1990-08-04
KR920001180B1 KR920001180B1 (ko) 1992-02-06

Family

ID=19283142

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890000329A KR920001180B1 (ko) 1989-01-13 1989-01-13 팩시밀리의 입출력부 제어회로

Country Status (1)

Country Link
KR (1) KR920001180B1 (ko)

Also Published As

Publication number Publication date
KR920001180B1 (ko) 1992-02-06

Similar Documents

Publication Publication Date Title
KR920001518A (ko) 반도체 집적회로
JPH03196188A (ja) 情報処理装置の表示方式
KR900012470A (ko) 팩시밀리의 입출력부 제어회로
KR910012752A (ko) 소형 lcd모듈 테스트장치
SU667966A1 (ru) Устройство дл сравнени чисел
KR910010286A (ko) 비디오 디스플레이 어뎁터
KR970019445A (ko) 화상합성장치 및 수신장치
JPS58143380A (ja) 太字発生装置
KR900000112B1 (ko) 키보드의 키 입력 판독 회로
RU2020744C1 (ru) Универсальный параллельный счетчик по модулю m - дешифратор количества единиц в n-разрядном двоичном коде
KR970012172A (ko) 멀티 마이크로 프로세서용 버스제어(bus controller)장치
KR920022751A (ko) 하위레벨 프로세서의 통화로계 버스 선택방법
RU97107751A (ru) Система диагностирования цифровых устройств
KR950022543A (ko) 디지탈 키폰 시스템의 전용선 방식 선택 회로
JPH02296293A (ja) 画面表示装置
KR920004978A (ko) 마이크로 프로세서의 입출력 기능을 이용한 어드레스 확장법
KR900002629A (ko) 줌기능을 위한 어드레스 발생회로
JPS62237531A (ja) 時分割プログラム出力方式
KR950023183A (ko) 전전자 교환기의 스페이스 스위칭 회로
KR960030082A (ko) 하드 디스크 컨트롤러의 램 액세스 장치
KR910013886A (ko) 마이크로 컴퓨터에 의한 pwm포트 확장방법 및 회로
KR910014862A (ko) 다기능 금전 등록 방법 및 시스템
KR970016977A (ko) 데이타 처리를 위한 메모리의 지연 시간 가변 장치
KR970048576A (ko) 액정표시장치를 이용한 전자제어유닛 시험장치
KR20000015043A (ko) 마이크로프로세서를 이용한 다중보드 관리장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000127

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee