KR900005694A - 트리거 신호에 따른 소정 펄스폭의 펄스 발생회로 - Google Patents

트리거 신호에 따른 소정 펄스폭의 펄스 발생회로 Download PDF

Info

Publication number
KR900005694A
KR900005694A KR1019890014175A KR890014175A KR900005694A KR 900005694 A KR900005694 A KR 900005694A KR 1019890014175 A KR1019890014175 A KR 1019890014175A KR 890014175 A KR890014175 A KR 890014175A KR 900005694 A KR900005694 A KR 900005694A
Authority
KR
South Korea
Prior art keywords
signal
output
pulse
flip
hold
Prior art date
Application number
KR1019890014175A
Other languages
English (en)
Other versions
KR920006012B1 (ko
Inventor
미츠모 가와노
Original Assignee
아오이 죠이치
가부시기가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아오이 죠이치, 가부시기가이샤 도시바 filed Critical 아오이 죠이치
Publication of KR900005694A publication Critical patent/KR900005694A/ko
Application granted granted Critical
Publication of KR920006012B1 publication Critical patent/KR920006012B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/017—Adjustment of width or dutycycle of pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Manipulation Of Pulses (AREA)
  • Pulse Circuits (AREA)

Abstract

내용 없음.

Description

트리거 신호에 따른 소정 펄스폭의 펄스 발생 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 밤령의 제1실시예의 펄스발생회로에 대한 구성을 도시한 도면.
제2도는 제1도에 도시한 실시예 회로를 구체화한 제2실시예의 회로구성을 도시한 도면.
제3도는 제2도에 도시한 실시예 회로의 동작 타이밍도.
제4도는 본 발명의 제3실시예의 펄스발생회로에 대한 구성을 도시한 도면.
제5도는 제4도에 도시한 실시예 회로의 동작 타이밍도.
제6도는 종래의 펄스발생회로의 개략적인 구성을 도시한 도면.
* 도면의 주요부분에 대한 부호의 설명
1,2 : D 플립플롭 3 : SR 플립플롭
7 : 카운터 8,9 : AND 회로
10 : OR 회로 17 : 인버터
11 : 스위치.

Claims (15)

  1. 트리거 신호로서 제1신호를 입력하는 제1입력수단을 구비하는 펄스발생회로에 있어서, 기준 펄스폭을 가지는 서로 역위상 관계에 있는 제2신호 및 제3신호를 입력하는 제2입력수단과, 상기 제1입력수단으로부터의 제1신호 및 상기 제2입력수단으로부터의 제2신호에 따라서 제1홀드 출력을 얻는 제1데이타홀드수단(1)과, 상기 제1입력 수단으로부터의 제1신호 및 상기 제2입력수단으로부터의 제3신호에 따라서 제2홀드 출력을 얻는 제2데이타 홀드 수단(2)과, 상기 제1데이타 홀드 수단(1)으로부터의 제1홀드출력 및 상기 제2데이타 홀드 수단(2)으로부터의 제2홀드 출력중 어느쪽이 먼저 출력되는 가를 판정하는판정수단(3)과, 상기 판정수단(3)으로부터의 판정 결과에 따라서 상기 제2입력수단으로부터의 제2신호또는 제3신호를 선택하는 선택수단(11)과, 상기 선택수단(11)에 의하여 선택된 상기 제2신호 또는 제3신호를 카운트 함으로써 출력할 펄스신호의 펄스폭을 설정하는 동시에, 상기 제1 및 제2홀드 출력에 따라서 소정의 타이밍으로 상기 출력할 펄스신호를 발생하는 카운터 수단(7)을 구비하는 것을 특징으로 하는 펄스발생회로.
  2. 제1항에 있어서, 상기 제1 및 제2데이타 홀드 수단은 제1 및 제2D플립플롭(1,2)을 각각 포함하는것을 특징으로 하는 펄스발생회로.
  3. 제2항에 있어서, 상기 판정수단(3)은 상기 카운터 수단(7)으로부터의 출력에 의해 상기 제1 및 제2D플립플롭(1,2)으로부터의 각 출력을 마스크하는 수단(8,9)을 포함하는 것을 특징으로 하는 펄스발생회로.
  4. 제3항에 있어서, 상기 마스크하는 수단은 제1 및 제2AND 회로(8,9)를 포함하는 것을 특징으로 하는 펄스발생회로.
  5. 제 4 항에 있어서, 상기 판정수단은 상기 제1 및 제2AND 회로(8, 9)로부터의 출력을 받는 SR 플립플롭(3)을 포함하는 것읕 특징으로 하는 펄스발생회로.
  6. 제5항에 있어서, 상기 선택수단은 각기 상기 제2입력 수단으로부터의 제2 및 제3신호와 상기 SR플립플롭(3)으로부터의 출력과의 논리적을 취하는 제3 및 제4AND 회로(13,14)와, 상기 제3 및 제4AND회로(13,14)로부터의 각 출력의 논리화를 취하는 OR 회로(15)를 포함하는 것을 특징으로 하는 펄스발생회로.
  7. 제6항에 있어서, 상기 카운터 수단은 상기 OR 회로(15)로부터의 출력을 클럭 입력으로 하여 서로종속 접속된 제3 및 제4D플립플롭(5,6)과, 상기 제3 및 제4D플립플롭(5,6)으로부터의 출력과 상기 제1 및제2D플립플롭(1,2)으로부터의 출력에 따라서 상기 출력할 펄스신호를 발생하는 제5D플립플롭(4)을 포함하는 것을 특징으로 하는 펄스발생회로.
  8. 트리거 신호로서 제1신호를 입력하는 제1입력수단을 구비하는 펄스발생회로에 있어서, 기준 펄스폭을 가지는 서로 역위상 관계에 있는 제2신호와 제3신호를 입력하는 제2입력수단과, 상기 제1입력수단으로부터의 제1신호 및 상기 제2입력수단으로부터의 제2신호에 따라서 제1홀드 출력을 얻는 제1데이타홀드수단(1)과, 상기 제1입력수단으로부터의 제1신호및 상기 제2입력 수단으로부터의 제3신호에 따라서 제2홀드 출력을 얻는 제2데이타 홀드 수단(2)과, 상기 제1데이타 홀드 수단(1)으로부터의 제1홀드출력 및 상기 제2데이타 홀드 수단(2)으로부터의 제2홀드 출력중 어느쪽이 먼저 출력되는 가를 판정하는 판정수단(3)과, 상기 판정수단(3)으로부터의 판정 결과에 따라서 상기 제2입력수단으로부터의 제2신호또는제3신호를 선택하는 선택수단(11')과, 상기 선택수단(11')에 의하여 선택된 상기 제2신호 또는 제3신호를 카운트 함으로써 출력할 펄스 신호의 펄스폭을 설정하는 동시에, 상기 제1 및 제2데이타 홀드수단(1,2)으로부터의 상기 제1 및 제2홀드 출력에 따라서 소정의 타이밍으로 상기 출력할 펄스신호를 발생하는 카운터 수단(7')과, 상기 카운터수단(7')으로부터의 상기 출력할 펄스신호와 상기 제1입력수단으로부터의 제1신호와의 논리적을 취하는 출력수단(22)을 구비하는 것을 특징으로 하는 펄스발생회로.
  9. 제8항에 있어서, 상기 제1 및 제2데이타 홀드 수단은 제1 및 제2D플립플롭(1,2)을 각각 포함하는것을 특징으로 하는 펄스발생회로.
  10. 제9항에 있어서, 상기 판정수단(3)은 상기 카운터 수단(7')으로부터의 출력에 의해 상기 제1 및 제2D플립플롭(1,2)으로부터의 각 출력을 마스크하는 수단(8',9')을 포함하는 것을 특징으로 하는 펄스발생회로.
  11. 제10항에 있어서, 상기 마스크 하는 수단은 제1 및 제2AND 회로(8',9')를 포함하는 것을 특징으로하는 펄스발생회로.
  12. 제11항에 있어서, 상기 판정수단은 상기 제1 및 제2AND 회로(8',9')로부터의출력을 받는 SR 플립플롭(3)을 포함하는 것을 특징으로 하는 펄스발생회로.
  13. 제12항에 있어서, 상기 선택수단은 각기 상기 제2입력수단으로부터의 제2 및 제3신호와 상기 SR플립플롭(3)으로부터의 출력과의 논리적을 취하는 제3 및 제4AND 회로(13,14)와, 상기 제3 및 제4AND회로(13,14')로부터의 각 출력의 논리화를 취하는 OR 회로(15)를 포함하는 것을 특징으로 하는 펄스발생회로.
  14. 제13항에 있어서, 상기 카운터 수단은 상기 OR 회로(15)로부터의 출력을 클럭 입력으로 하여 서로종속 접속된 제3 및 제4D플립플롭(5,6)과,상기 제3 및 제4D플립플롭(5,6)으로부터의 출력과 상기 제1 및제2D플립플롭(1,2) 및 상기 제1입력수단으로부터의 제1신호에 따라서 상기 출력할 펄스신호를 발생하는제5D플립플롭(4)을 포함하는 것을 특징으로 하는 펄스발생회로.
  15. 펄스신호발생용 트리거 신호로서 사용되는 제1신호 및 기준펄스폭을 지니는 제2신호에 의하여, 소정의 펄스폭을 가지는 펄스신호를 발생하는 펄스발생회로에 있어서, 상기 제1신호를 데이타로서 입력하고, 클럭으로서 공급되는 상기 제 2 신호에 따라서 제 1홀드 출력을 얻는 제 1데이타 홀드 수단(1)과, 상기 제 1신호를 데이타로서 입력하고, 클럭으로서 공급되는 상기 제2신호와 역위상의 제3신호에 따라서 제2홀드출력을 얻는 제2데이타 홀드 수단(2)과, 상기 제1 및 제2데이타 홀드 수단(1,2)에 데이타로서 입력되는상기 제1신호가 상승한 후 상기 제1데이타 홀드 수단(1)의 제1홀드 출력과 상기 제2데이타 홀드 수단(2)의 제2홀드 출력중 어느것이 먼저 상승하는 가를 판정하는 판정 수단(3)과, 상기 판정 수단(3)의 판정결과에 따라서 상기 제 1과 제 2 의 홀드 출력중 먼저 상승한쪽의 상기 제 2 신호 또는 상기 제 3 신호를 선택하는 선택 수단(11)과, 상기 선택수단(11)에 의하여 선택된 클럭을 카운트함으로써 펄스신호의 펄스폭을 설정하고, 상기 제1 및 제2데이타 홀드 수단(1,2)에서 출력된 데이타에 따라서 소정의 타이밍으로 소정의 펄스폭을 가지는 펄스신호를 발생하는 카운터 수단(7)을 구비하는 것을 특징으로 하는 펄스발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890014175A 1988-09-29 1989-09-29 트리거 신호에 따른 소정 펄스폭의 펄스 발생 회로 KR920006012B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP88-242221 1988-09-29
JP63242221A JPH0292012A (ja) 1988-09-29 1988-09-29 パルス発生回路
JP63-242221 1988-09-29

Publications (2)

Publication Number Publication Date
KR900005694A true KR900005694A (ko) 1990-04-14
KR920006012B1 KR920006012B1 (ko) 1992-07-25

Family

ID=17086038

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890014175A KR920006012B1 (ko) 1988-09-29 1989-09-29 트리거 신호에 따른 소정 펄스폭의 펄스 발생 회로

Country Status (5)

Country Link
US (1) US4979194A (ko)
EP (1) EP0361135B1 (ko)
JP (1) JPH0292012A (ko)
KR (1) KR920006012B1 (ko)
DE (1) DE68910768T2 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0341815A (ja) * 1989-07-07 1991-02-22 Mitsubishi Electric Corp パルス幅変調波形発生回路
GB8924203D0 (en) * 1989-10-27 1989-12-13 Ncr Co Delay measuring circuit
US5170416A (en) * 1991-06-17 1992-12-08 Tektronix, Inc. Encoder duty-cycle error correction
JPH05276022A (ja) * 1992-03-30 1993-10-22 Nec Corp トリガ信号発生回路
KR940012823A (ko) * 1992-11-18 1994-06-24 사토 후미오 클록신호 생성회로
EP0616280A1 (en) * 1993-03-04 1994-09-21 Advanced Micro Devices, Inc. Clock switcher circuit
JP2906966B2 (ja) * 1993-12-08 1999-06-21 ヤマハ株式会社 パルス切換回路
US5525921A (en) * 1994-04-07 1996-06-11 Vlsi Technology, Inc. Logic suppression of input and ground spikes for synchronized inputs
JP3468592B2 (ja) * 1994-08-10 2003-11-17 富士通株式会社 クロック信号発生回路
US5621335A (en) * 1995-04-03 1997-04-15 Texas Instruments Incorporated Digitally controlled output buffer to incrementally match line impedance and maintain slew rate independent of capacitive output loading
US5481581A (en) * 1995-05-19 1996-01-02 United Memories, Inc. Programmable binary/interleave sequence counter
US5506533A (en) * 1995-08-30 1996-04-09 Acer Peripherals, Inc. Apparatus for generating a monostable signal
KR100562496B1 (ko) * 2002-12-16 2006-03-21 삼성전자주식회사 리세트 및 클록 재생성 회로를 갖는 반도체 장치, 그것을포함한 고속 디지털 시스템, 그리고 리세트 및 클록재생성 방법
KR100567532B1 (ko) * 2003-12-10 2006-04-03 주식회사 하이닉스반도체 펄스 폭 제어 회로 및 그 방법
US7667500B1 (en) * 2006-11-14 2010-02-23 Xilinx, Inc. Glitch-suppressor circuits and methods
JP6130239B2 (ja) * 2013-06-20 2017-05-17 ラピスセミコンダクタ株式会社 半導体装置、表示装置、及び信号取込方法
DE102015226644A1 (de) * 2015-12-23 2017-06-29 Robert Bosch Gmbh Sensorelement zur Erfassung mindestens einer Eigenschaft eines Messgases in einem Messgasraum

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868845A (en) * 1971-01-20 1975-03-04 Citizen Watch Co Ltd Apparatus for measuring a difference in time intervals of a timepiece
US3968445A (en) * 1974-04-29 1976-07-06 The United States Of America As Represented By The Secretary Of The Navy Digital pulse width doubler
DE2608413A1 (de) * 1976-03-01 1977-09-08 Siemens Ag Schaltungsanordnung zur erhoehung der zeitgenauigkeit bei den impulsflanken von schaltimpulsfolgen in taktgesteuerten einrichtungen, insbesondere einrichtungen der fernmelde-u. datenverarbeitungstechnik
US4052676A (en) * 1976-06-10 1977-10-04 Woodward Governor Company Digital-analog frequency error signaling
JPS56153842A (en) * 1980-04-28 1981-11-28 Sanyo Electric Co Ltd (n-1/2) frequency dividing circuit
JPS6344872Y2 (ko) * 1980-06-03 1988-11-21
US4692710A (en) * 1985-09-04 1987-09-08 Electronic Design & Research, Inc. Fundamental and harmonic pulse-width discriminator
JPS6430324A (en) * 1987-07-27 1989-02-01 Advantest Corp Continuous counter

Also Published As

Publication number Publication date
JPH0292012A (ja) 1990-03-30
EP0361135A3 (en) 1990-06-20
KR920006012B1 (ko) 1992-07-25
DE68910768T2 (de) 1994-03-31
EP0361135A2 (en) 1990-04-04
US4979194A (en) 1990-12-18
EP0361135B1 (en) 1993-11-18
DE68910768D1 (de) 1993-12-23

Similar Documents

Publication Publication Date Title
KR900005694A (ko) 트리거 신호에 따른 소정 펄스폭의 펄스 발생회로
KR950022153A (ko) 동기회로
KR860006837A (ko) 내부회로 검사용 검사회로를 갖는 반도체 집적회로
KR840000114A (ko) 위상 비교기
KR880008563A (ko) 동기회로
KR910006986A (ko) 기능선택회로
KR930020842A (ko) 트리거 신호 발생 회로
KR100328849B1 (ko) 액정표시소자의모드선택회로
KR960024804A (ko) 클록발생회로 및 마이크로컴퓨터
KR840005634A (ko) 클럭 재생회로
KR200222679Y1 (ko) 입력신호의 상승에지 및 하강에지의 선택적 검출장치
KR920015712A (ko) 선택적 펄스 발생회로 장치
KR940003181A (ko) 디지틀 신호의 엣지 검출 및 펄스 발생회로
KR970055398A (ko) 래치와 플립-플롭 겸용 회로
JP2599759B2 (ja) フリップフロップテスト方式
SU484629A1 (ru) Генератор одиночных импульсов
SU544106A1 (ru) Управл емый генератор импульсов
KR900002624A (ko) 클램프펄스 작성회로
KR910014785A (ko) 집적회로장치(integrated circuit device)
KR940003188A (ko) 동기식 카운터회로
KR930005653B1 (ko) 클럭 가변회로
KR910021041A (ko) 위상 동기 출력 검출회로
KR920014182A (ko) 동기신호 검출회로
KR890017886A (ko) 선택 기능을 갖는 클럭 다 분주회로
KR970066799A (ko) 리세트 신호 필터링 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19970715

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee