KR100562496B1 - 리세트 및 클록 재생성 회로를 갖는 반도체 장치, 그것을포함한 고속 디지털 시스템, 그리고 리세트 및 클록재생성 방법 - Google Patents
리세트 및 클록 재생성 회로를 갖는 반도체 장치, 그것을포함한 고속 디지털 시스템, 그리고 리세트 및 클록재생성 방법 Download PDFInfo
- Publication number
- KR100562496B1 KR100562496B1 KR1020020080115A KR20020080115A KR100562496B1 KR 100562496 B1 KR100562496 B1 KR 100562496B1 KR 1020020080115 A KR1020020080115 A KR 1020020080115A KR 20020080115 A KR20020080115 A KR 20020080115A KR 100562496 B1 KR100562496 B1 KR 100562496B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- clock
- internal
- external
- reset
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manipulation Of Pulses (AREA)
- Dram (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
Description
COMP1 | COMP2 | MASK | |
A 〉CNT | L | L | H |
A〈 CNT〈 C | H | L | L |
C 〉CNT | H | H | H |
Claims (38)
- 복수 개의 플립-플롭들을 포함하는 반도체 장치에 있어서:외부 클록 신호를 공급받는 제 1 입력 단자와;외부 리세트 신호를 공급받는 제 2 입력 단자와; 그리고상기 외부 클록 신호와 상기 외부 리세트 신호에 응답하여 상기 플립-플롭들로 공급될 내부 클록 신호와 내부 리세트 신호를 발생하는 리세트 및 클록재생성 회로를 포함하며,상기 리세트 및 클록재생성 회로는, 상기 외부 리세트 신호가 비활성화된 후 소정 시간 동안 상기 내부 클록 신호를 생성하는 것을 중지하고, 상기 내부 리세트 신호가 상기 소정 시간 내에 비활성화되게 하는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 소정 시간은 상기 외부 리세트 신호의 회복 시간과 제거 시간의 합보다 긴 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 내부 리세트 신호는 상기 소정 시간의 중간에 비활성화되는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 외부 리세트 신호가 비활성화되고 소정 시간이 경과한 후 상기 내부 클록 신호의 생성이 중지되는 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 소정 시간은 상기 외부 클록 신호의 동작 주파수에 따라 조절 가능한 것을 특징으로 하는 반도체 장치.
- 제 1 항에 있어서,상기 외부 클록 신호는 상기 내부 클록 신호의 주기와 동일한 주기를 갖는 것을 특징으로 하는 반도체 장치.
- 외부 클록 신호와 외부 리세트 신호를 공급받는 반도체 장치에 있어서:각각이 적어도 하나의 플립-플롭을 갖는 복수 개의 기능 블록들과;상기 외부 리세트 신호에 응답하여 상기 각각의 기능 블록에 구비되어 있는 상기 플립-플롭에 공급될 내부 리세트 신호를 발생하는 내부 리세트 발생 회로와;상기 외부 클록 신호 및 상기 외부 리세트 신호를 받아들이고, 상기 외부 리세트 신호가 비활성화된 후 소정 시간 동안 활성화되도록 클록 차단 신호를 발생하는 타이밍 제어 회로와; 그리고상기 외부 클록 신호 및 상기 클록 차단 신호에 응답하여 상기 각각의 기능 블록에 구비되어 있는 상기 플립-플롭에 공급될 내부 클록 신호를 발생하는 내부 클록 발생 회로를 포함하며,상기 내부 리세트 발생 회로는 상기 클록 차단 신호의 활성화 구간 내에서 상기 내부 리세트 신호를 비활성화시키고, 상기 내부 클록 발생 회로는 상기 클록 차단 신호의 활성화 구간 동안 상기 내부 클록 신호를 생성하는 것을 중지하는 것을 특징으로 하는 반도체 장치.
- 제 7 항에 있어서,상기 클록 차단 신호의 활성화 구간은 상기 외부 리세트 신호의 회복 시간과 제거 시간의 합보다 긴 것을 특징으로 하는 반도체 장치.
- 제 7 항에 있어서,상기 내부 리세트 신호는 상기 클록 차단 신호의 활성화 구간의 중간에 비활성화되는 것을 특징으로 하는 반도체 장치.
- 제 7 항에 있어서,상기 내부 클록 발생 회로는 상기 외부 리세트 신호가 비활성화되고 소정 시간이 경과한 후 상기 내부 클록 신호를 생성하는 것을 중지하는 것을 특징으로 하는 반도체 장치.
- 제 7 항에 있어서,상기 클록 차단 신호의 활성화 구간은 상기 외부 클록 신호의 동작 주파수에 따라 조절 가능한 것을 특징으로 하는 반도체 장치.
- 각각이 적어도 하나의 플립-플롭을 갖는 복수 개의 기능 블록들과;외부 리세트 신호가 비활성화될 때 외부 클록 신호에 동기되어 카운트 동작을 수행하는 카운터와;상기 카운터의 출력값, 상기 외부 리세트 신호, 및 상기 외부 클록 신호에 응답해서, 상기 카운터의 출력값이 제 1 기준값과 일치할 때 비활성화되는 내부 리세트 신호를 발생하고, 상기 발생된 내부 리세트 신호를 상기 각각의 기능 블록에 구비된 상기 플립-플롭에게 공급하는 내부 리세트 발생 회로와;상기 카운터의 출력값, 상기 외부 클록 신호의 상보 신호, 및 상기 외부 리세트 신호에 응답해서, 상기 비교기의 출력값이 상기 제 1 기준값보다 작은 제 2 기준값에 도달할 때 활성화되고 상기 비교기의 출력값이 상기 제 1 기준값보다 큰 제 3 기준값에 도달할 때 비활성화되는 클록 차단 신호를 발생하는 클록 차단 신호 발생 회로; 그리고상기 외부 클록 신호와 상기 클록 차단 신호에 응답하여 상기 각 기능 블록의 플립-플롭에 공급될 내부 클록 신호를 발생하는 내부 클록 발생 회로를 포함하며,상기 내부 클럭 발생 회로는, 상기 내부 리세트 신호의 비활성화 시점이 상기 내부 클록 신호의 액티브 에지와 일치하지 않도록 상기 클록 차단 신호의 활성화 구간 동안 상기 내부 클록 신호의 생성을 중지하는 고속 반도체 장치.
- 제 12 항에 있어서,상기 클록 차단 신호를 소정 시간 지연시키는 지연 회로를 더 포함하는 고속 반도체 장치.
- 제 13 항에 있어서,상기 지연 회로는 복수 개의 인버터들로 구성된 인버터 체인을 포함하며, 상기 인버터 체인은 상기 클록 차단 신호를 상기 외부 클록 신호의 1/4 주기만큼 지연하여 출력하는 고속 반도체 장치.
- 제 12 항에 있어서,상기 클록 차단 신호의 활성화 구간은 상기 외부 리세트 신호의 회복 시간과 제거 시간의 합보다 긴 고속 반도체 장치.
- 제 12 항에 있어서,상기 내부 리세트 신호는 상기 클록 차단 신호의 활성화 구간의 중간에 비활성화되는 것을 특징으로 하는 고속 반도체 장치.
- 제 12 항에 있어서,상기 외부 리세트 신호가 비활성화되고 소정 시간이 경과한 후 상기 내부 클 록 신호의 생성이 중지되는 고속 반도체 장치.
- 제 12 항에 있어서,상기 제 1 내지 제 3 기준값들을 저장하는 레지스터를 더 포함하며, 상기 레지스터 내의 상기 제 1 내지 제 3 기준값들은 상기 외부 클록 신호의 동작 주파수에 따라 가변 가능한 고속 반도체 장치.
- 제 12 항에 있어서,상기 제 1 내지 제 3 기준값들은 외부로부터 제공되는 고속 반도체 장치.
- 제 12 항에 있어서,상기 내부 리세트 발생 회로는 비교기를 포함하며, 상기 비교기는 상기 카운터의 출력값이 상기 제 1 기준값과 일치하는 지의 여부를 판별하는 고속 반도체 장치.
- 제 20 항에 있어서,상기 비교기는 상기 외부 리세트 신호의 활성화에 응답하여 초기화되는 고속 반도체 장치.
- 제 12 항에 있어서,상기 클록 차단 신호 발생 회로는상기 카운터의 출력값이 상기 제 2 기준값과 일치하는 지의 여부를 판별하는 1 비교기와;상기 카운터의 출력값이 상기 제 2 기준값과 일치하는 지의 여부를 판별하는 제 2 비교기와;상기 제 1 비교기의 출력을 반전시키는 인버터와; 그리고상기 인버터의 출력 및 상기 제 2 비교기의 출력에 응답하여 상기 클록 차단 신호를 출력하여 오어 게이트를 포함하는 고속 반도체 장치.
- 제 22 항에 있어서,상기 제 1 및 제 2 비교기들은 상기 외부 리세트 신호의 활성화에 응답하여 초기화되는 고속 반도체 장치.
- 고속 디지털 시스템에 있어서:각각이 적어도 하나의 플립-플롭을 갖는 복수 개의 기능 블록들과;상기 외부 리세트 신호에 응답하여 상기 각각의 기능 블록에 구비되어 있는 상기 플립-플롭에 공급될 내부 클록 신호 및 내부 리세트 신호를 발생하는 리세트 및 클록 재생성 장치와; 그리고상기 기능 블록들로 상기 내부 클록 신호 및 상기 내부 리세트 신호를 각각 전달하는 제 1 및 제 2 신호 라인들을 포함하며,상기 리세트 및 클록 재생성 장치는,상기 외부 리세트 신호에 응답하여 상기 각각의 기능 블록에 구비되어 있는 상기 플립-플롭에 공급될 내부 리세트 신호를 발생하는 내부 리세트 발생 회로와;상기 외부 클록 신호 및 상기 외부 리세트 신호를 받아들이고, 상기 외부 리세트 신호가 비활성화된 후 소정 시간 동안 활성화되도록 클록 차단 신호를 발생하는 타이밍 제어 회로와; 그리고상기 외부 클록 신호 및 상기 클록 차단 신호에 응답하여 상기 각각의 기능 블록에 구비되어 있는 상기 플립-플롭에 공급될 내부 클록 신호를 발생하는 내부 클록 발생 회로를 포함하며,상기 내부 리세트 발생 회로는 상기 클록 차단 신호의 활성화 구간 내에서 상기 내부 리세트 신호를 비활성화시키고, 상기 내부 클록 발생 회로는 상기 클록 차단 신호의 활성화 구간 동안 상기 내부 클록 신호를 생성하는 것을 중지하는 것을 특징으로 하는 고속 디지털 시스템.
- 제 24 항에 있어서,상기 클록 차단 신호의 활성화 구간은 상기 외부 리세트 신호의 회복 시간과 제거 시간의 합보다 길며, 상기 내부 리세트 신호는 상기 클록 차단 신호의 활성화 구간의 중간에 비활성화되는 것을 특징으로 하는 고속 디지털 시스템.
- 제 24 항에 있어서,상기 내부 클록 발생 회로는 상기 외부 리세트 신호가 비활성화되고 소정 시간이 경과한 후 상기 내부 클록 신호를 생성하는 것을 중지하는 것을 특징으로 하는 고속 디지털 시스템.
- 제 24 항에 있어서,상기 클록 차단 신호의 활성화 구간은 상기 외부 클록 신호의 동작 주파수에 따라 조절 가능한 것을 특징으로 하는 고속 디지털 시스템.
- 고속 디지털 시스템에 있어서:각각이 적어도 하나의 플립-플롭을 갖는 복수의 기능 블록들과;외부 클록 신호 및 외부 리세트 신호에 응답하여 상기 각각의 기능 블록에 구비되어 있는 상기 플립-플롭에 공급될 내부 클록 신호 및 내부 리세트 신호를 발생하는 리세트 및 클록 재생성 장치와; 그리고상기 기능 블록들로 상기 내부 클록 신호 및 상기 내부 리세트 신호를 각각 전달하는 제 1 및 제 2 신호 라인들을 포함하며,상기 리세트 및 클록 재생성 장치는상기 외부 리세트 신호가 비활성화될 때 외부 클록 신호에 동기되어 카운트 동작을 수행하는 카운터와;상기 카운터의 출력값, 상기 외부 리세트 신호, 및 상기 외부 클록 신호에 응답해서, 상기 카운터의 출력값이 제 1 기준값과 일치할 때 비활성화되는 내부 리세트 신호를 발생하고, 상기 발생된 내부 리세트 신호를 상기 각각의 기능 블록에 구비된 상기 플립-플롭에게 공급하는 내부 리세트 발생 회로와;상기 카운터의 출력값, 상기 외부 클록 신호의 상보 신호, 및 상기 외부 리세트 신호에 응답해서, 상기 비교기의 출력값이 상기 제 1 기준값보다 작은 제 2 기준값에 도달할 때 활성화되고 상기 비교기의 출력값이 상기 제 1 기준값보다 큰 제 3 기준값에 도달할 때 비활성화되는 클록 차단 신호를 발생하는 클록 차단 신호 발생 회로; 그리고상기 외부 클록 신호와 상기 클록 차단 신호에 응답하여 상기 각 기능 블록의 플립-플롭에 공급될 내부 클록 신호를 발생하는 내부 클록 발생 회로를 포함하며,상기 내부 클럭 발생 회로는, 상기 내부 리세트 신호의 비활성화 시점이 상기 내부 클록 신호의 액티브 에지와 일치하지 않도록 상기 클록 차단 신호의 활성화 구간 동안 상기 내부 클록 신호의 생성을 중지하는 것을 특징으로 하는 고속 디지털 시스템.
- 제 28 항에 있어서,상기 리세트 및 클록 재생성 장치는 상기 클록 차단 신호를 지연시키는 지연 회로를 더 포함하는 것을 특징으로 하는 고속 디지털 시스템.
- 제 29 항에 있어서,상기 지연 회로는 복수 개의 인버터들로 구성된 인버터 체인을 포함하며, 상기 인버터 체인은 상기 클록 차단 신호를 상기 외부 클록 신호의 1/4 주기만큼 지연하여 출력하는 고속 디지털 시스템.
- 제 29 항에 있어서,상기 클록 차단 신호의 활성화 구간은 상기 외부 리세트 신호의 회복 시간과 제거 시간의 합보다 길며, 상기 내부 리세트 신호는 상기 클록 차단 신호의 활성화 구간의 중간에 비활성화되는 것을 특징으로 하는 고속 디지털 시스템.
- 제 29 항에 있어서,상기 제 1 내지 제 3 기준값들을 저장하는 레지스터를 더 포함하며, 상기 레지스터 내의 상기 제 1 내지 제 3 기준값들은 상기 외부 클록 신호의 동작 주파수에 따라 가변 가능한 고속 디지털 시스템.
- 제 29 항에 있어서,상기 제 1 내지 제 3 기준값들은 외부로부터 제공되는 고속 디지털 시스템.
- 제 29 항에 있어서,상기 내부 리세트 발생 회로는 비교기를 포함하며, 상기 비교기는 상기 카운터의 출력값이 상기 제 1 기준값과 일치하는 지의 여부를 판별하는 고속 디지털 시스템.
- 제 34 항에 있어서,상기 비교기는 상기 외부 리세트 신호의 활성화에 응답하여 초기화되는 고속 디지털 시스템.
- 제 34 항에 있어서,상기 클록 차단 신호 발생 회로는상기 카운터의 출력값이 상기 제 2 기준값과 일치하는 지의 여부를 판별하는 1 비교기와;상기 카운터의 출력값이 상기 제 2 기준값과 일치하는 지의 여부를 판별하는 제 2 비교기와;상기 제 1 비교기의 출력을 반전시키는 인버터와; 그리고상기 인버터의 출력 및 상기 제 2 비교기의 출력에 응답하여 상기 클록 차단 신호를 출력하여 오어 게이트를 포함하는 고속 디지털 시스템.
- 제 36 항에 있어서,상기 제 1 및 제 2 비교기들은 상기 외부 리세트 신호의 활성화에 응답하여 초기화되는 고속 반도체 장치.
- 외부 클록 신호 및 외부 리세트 신호에 응답하여 내부 클록 신호 및 내부 리세트 신호를 발생하는 단계와;상기 외부 리세트 신호가 비활성화되었는 지의 여부를 판별하는 단계와;상기 외부 리세트 신호가 비활성화될 때 상기 내부 클록 신호를 발생하는 것을 중지하는 단계와;소정 시간 후에 상기 내부 리세트 신호를 비활성화시키는 단계와;소정 시간 후에 상기 내부 클록 신호의 생성을 재개하는 단계를 포함하고, 이에 따라 상기 내부 리세트 신호의 비활성화 시점은 상기 내부 클록 신호의 액티브 에지와 일치하지 않는 리세트 및 클록 재생성 방법.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020080115A KR100562496B1 (ko) | 2002-12-16 | 2002-12-16 | 리세트 및 클록 재생성 회로를 갖는 반도체 장치, 그것을포함한 고속 디지털 시스템, 그리고 리세트 및 클록재생성 방법 |
US10/665,175 US6864735B2 (en) | 2002-12-16 | 2003-09-18 | Circuit and method for regenerating reset and clock signals and high-speed digital system incorporating the same |
EP03024833A EP1434122A3 (en) | 2002-12-16 | 2003-10-31 | Apparatus and method for regenerating reset and clock signals and high-speed digital system incorporating the same |
JP2003382956A JP4097033B2 (ja) | 2002-12-16 | 2003-11-12 | リセット及びクロックを再生成する装置とその方法、及び高速デジタルシステム |
CNB2003101204012A CN1301592C (zh) | 2002-12-16 | 2003-12-11 | 再产生复位和时钟信号的电路和方法及相应高速数字系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020020080115A KR100562496B1 (ko) | 2002-12-16 | 2002-12-16 | 리세트 및 클록 재생성 회로를 갖는 반도체 장치, 그것을포함한 고속 디지털 시스템, 그리고 리세트 및 클록재생성 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040052274A KR20040052274A (ko) | 2004-06-23 |
KR100562496B1 true KR100562496B1 (ko) | 2006-03-21 |
Family
ID=32464592
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020020080115A KR100562496B1 (ko) | 2002-12-16 | 2002-12-16 | 리세트 및 클록 재생성 회로를 갖는 반도체 장치, 그것을포함한 고속 디지털 시스템, 그리고 리세트 및 클록재생성 방법 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6864735B2 (ko) |
EP (1) | EP1434122A3 (ko) |
JP (1) | JP4097033B2 (ko) |
KR (1) | KR100562496B1 (ko) |
CN (1) | CN1301592C (ko) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0618248U (ja) * | 1992-08-18 | 1994-03-08 | 和三 岩渕 | 飲物用缶 |
CN1954493A (zh) * | 2004-05-26 | 2007-04-25 | 罗姆股份有限公司 | 系统时钟生成电路 |
US7357394B2 (en) | 2004-10-01 | 2008-04-15 | Sri Acquisition Corp. | Modular shooting range |
CN100392560C (zh) * | 2005-09-02 | 2008-06-04 | 中兴通讯股份有限公司 | 多时钟域系统复位电路 |
US7427875B2 (en) * | 2005-09-29 | 2008-09-23 | Hynix Semiconductor Inc. | Flip-flop circuit |
US7967296B1 (en) | 2006-03-14 | 2011-06-28 | Sri Aquisition Corp. | Modular shooting system |
TWI311409B (en) * | 2006-06-16 | 2009-06-21 | Realtek Semiconductor Corp | Reset method of digital circuit and related signal generating apparatus |
CN101409542B (zh) * | 2007-10-11 | 2016-01-20 | 瑞昱半导体股份有限公司 | 数字电路的重置方法及相关信号产生装置 |
JP2010225057A (ja) * | 2009-03-25 | 2010-10-07 | Seiko Epson Corp | クロック切替回路、集積回路装置及び電子機器 |
US8194495B2 (en) * | 2009-03-27 | 2012-06-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Clock generators, memory circuits, systems, and methods for providing an internal clock signal |
TWI422226B (zh) * | 2010-07-02 | 2014-01-01 | Beyond Innovation Tech Co Ltd | 視訊信號的手持行動顯示裝置 |
US8576951B2 (en) | 2011-10-24 | 2013-11-05 | Sigear Europe Sarl | Mixed-signal radio frequency receiver implementing multi-mode spur avoidance |
US8594170B2 (en) * | 2011-10-24 | 2013-11-26 | Sigear Europe Sarl | Clock masking scheme in a mixed-signal system |
CN102332899A (zh) * | 2011-11-01 | 2012-01-25 | 深圳市力生美半导体器件有限公司 | 延时电路及具有该延时电路的开关电源控制器 |
EP2629423B1 (en) * | 2012-02-20 | 2018-08-29 | Dialog Semiconductor GmbH | Fully digital method for generating sub clock division and clock waves |
CN103840801B (zh) * | 2012-11-21 | 2017-07-18 | 晨星软件研发(深圳)有限公司 | 延迟电路 |
US9223365B2 (en) | 2013-03-16 | 2015-12-29 | Intel Corporation | Method and apparatus for controlled reset sequences without parallel fuses and PLL'S |
US9178519B2 (en) | 2014-02-06 | 2015-11-03 | Freescale Semiconductor, Inc. | Clock signal generator |
WO2018036361A1 (zh) | 2016-08-26 | 2018-03-01 | 中南大学 | 一种磷钨酸的制备方法 |
CN111372018B (zh) * | 2020-03-19 | 2021-06-15 | 成都微光集电科技有限公司 | 一种使用复位信号驱动电路的adc及图像传感器 |
CN115498982B (zh) * | 2022-11-21 | 2023-03-21 | 成都本原聚能科技有限公司 | 一种上电复位电路、集成电路及芯片 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0292012A (ja) * | 1988-09-29 | 1990-03-30 | Toshiba Corp | パルス発生回路 |
JPH06202762A (ja) * | 1992-10-30 | 1994-07-22 | Nippon Motorola Ltd | ライトデータ保護機能付きリセット信号発生回路 |
JP2757818B2 (ja) * | 1995-04-20 | 1998-05-25 | 日本電気株式会社 | 補助データ処理回路 |
US5805923A (en) * | 1995-05-26 | 1998-09-08 | Sony Corporation | Configurable power management system having a clock stabilization filter that can be enabled or bypassed depending upon whether a crystal or can oscillator is used |
EP0808021B1 (en) * | 1996-05-15 | 2000-07-26 | STMicroelectronics S.r.l. | Clock generator having three periods, selectable using a binary synchronization signal |
JPH11150451A (ja) * | 1997-11-14 | 1999-06-02 | Nec Corp | 非同期リセット回路 |
JP2002040103A (ja) * | 2000-07-18 | 2002-02-06 | Matsushita Electric Ind Co Ltd | デジタル信号処理回路初期化装置、テストパターン、テスト装置、媒体及び情報集合体 |
US6756827B2 (en) * | 2002-09-11 | 2004-06-29 | Broadcom Corporation | Clock multiplier using masked control of clock pulses |
-
2002
- 2002-12-16 KR KR1020020080115A patent/KR100562496B1/ko active IP Right Grant
-
2003
- 2003-09-18 US US10/665,175 patent/US6864735B2/en not_active Expired - Lifetime
- 2003-10-31 EP EP03024833A patent/EP1434122A3/en not_active Withdrawn
- 2003-11-12 JP JP2003382956A patent/JP4097033B2/ja not_active Expired - Fee Related
- 2003-12-11 CN CNB2003101204012A patent/CN1301592C/zh not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
CN1508969A (zh) | 2004-06-30 |
JP2004199661A (ja) | 2004-07-15 |
EP1434122A3 (en) | 2006-01-25 |
EP1434122A2 (en) | 2004-06-30 |
CN1301592C (zh) | 2007-02-21 |
JP4097033B2 (ja) | 2008-06-04 |
US20040113675A1 (en) | 2004-06-17 |
KR20040052274A (ko) | 2004-06-23 |
US6864735B2 (en) | 2005-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100562496B1 (ko) | 리세트 및 클록 재생성 회로를 갖는 반도체 장치, 그것을포함한 고속 디지털 시스템, 그리고 리세트 및 클록재생성 방법 | |
KR0169716B1 (ko) | 클럭 신호와 비동기인 데이타 신호에 관련된 준안정 이벤트를 제거하기 위한 회로 | |
KR970005430B1 (ko) | 준안전성 방지 플립-플롭 및 준안정 상태 발생 가능성을 감소시키기 위한 방법 | |
US6320418B1 (en) | Self-timed pipelined datapath system and asynchronous signal control circuit | |
US5793227A (en) | Synchronizing logic avoiding metastability | |
KR100612417B1 (ko) | 펄스-기반 고속 저전력 게이티드 플롭플롭 회로 | |
US5949266A (en) | Enhanced flip-flop for dynamic circuits | |
US5831462A (en) | Conditional latching mechanism and pipelined microprocessor employing the same | |
US6205191B1 (en) | Method and apparatus for synchronizing a control signal | |
JP3080341B2 (ja) | データ一致検出回路 | |
US8120406B2 (en) | Sequential circuit with dynamic pulse width control | |
US6166564A (en) | Control circuit for clock enable staging | |
US5522048A (en) | Low-power area-efficient and robust asynchronous-to-synchronous interface | |
US5742190A (en) | Method and apparatus for clocking latches in a system having both pulse latches and two-phase latches | |
KR20190002371A (ko) | 파워 게이팅 스킴을 구비한 반도체 장치 | |
JP3800478B2 (ja) | 半導体メモリ装置における出力制御信号発生方法と出力バッファ制御回路、及びその半導体メモリ装置 | |
JP2000232339A (ja) | クロック信号制御機能付フリップフロップ回路、及び、クロック制御回路 | |
KR100433648B1 (ko) | 지연-정합클럭및데이터신호발생기 | |
JPH1185304A (ja) | クロック入力制御回路 | |
KR100670694B1 (ko) | 고속메모리장치의 출력인에블신호 생성장치 | |
JP7052971B2 (ja) | 半導体集積回路 | |
JP2008510411A (ja) | 混成信号集積回路 | |
JPH0730380A (ja) | ラッチ回路およびそれを用いた論理回路 | |
KR19990005459A (ko) | 플립 플롭 회로 | |
KR19990078324A (ko) | 데이터래치회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130228 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140228 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150302 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20170228 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180228 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190228 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20200228 Year of fee payment: 15 |