JP2010225057A - クロック切替回路、集積回路装置及び電子機器 - Google Patents

Abstract

【課題】 複数のクロックを切り替え可能なクロック切替回路、集積回路装置及び電子機器を提供すること。
【解決手段】 クロック切替回路は、セレクト信号ＳＡに基づいて複数のクロックＣＫＡ１〜ＣＫＡｎのいずれかを選択し、選択されたクロックを選択クロックＳＱＡとして出力するセレクター１０と、マスク信号ＭＱＡに基づいて選択クロックＳＱＡをマスクし、マスク後の選択クロックＳＱＡを出力クロックＣＫＱＡとして出力するマスク回路２０と、マスク信号ＭＱＡとセレクト信号ＳＡを生成するマスク信号生成回路３０と、を含み、マスク信号生成回路３０は、マスク信号ＭＱＡをアクティブにした後にセレクト信号ＳＡの信号レベルを切り替え、セレクト信号ＳＡの信号レベルを切り替えた後の選択クロックＳＱＡの信号レベルの変化が検出されたことを条件に、マスク信号ＭＱＡを非アクティブにする。
【選択図】 図３

Description

本発明は、クロック切替回路、集積回路装置及び電子機器等に関する。

マイクロコンピューター等の集積回路装置では、一般的に、周波数の異なる複数のクロックを切り替えてシステムクロック（内部クロック）として用いている。例えば、高精度な周波数を得るための水晶発振器、マイクロコンピューターを高周波数で動作させるためのセラミック発振器等が設けられ、これらの発振器により生成されるクロックが選択されてマイクロコンピューターのコア回路（ＣＰＵ等）に供給される。このように、マイクロコンピューター等の集積回路装置では、複数のクロックを切り替えるという課題がある。

例えば、クロックを切り替える際に、切り替えるクロックの位相関係等によって出力クロックにグリッチ（不要パルス）が発生することがある。グリッチのあるクロックがコア回路に入力されると、コア回路が誤動作する可能性があるため、グリッチを発生させずにクロックを切り替える必要がある。また、様々な周波数のクロックをシステムクロックとして用いる可能性や、３つ以上の多数のクロックを切り替えて用いる場合もある。そのため、任意の周波数比のクロックを互いに切り替え可能にし、３つ以上のクロックを互いに切り替え可能にする必要がある。

なお、特許文献１には、２系統のクロックを切り替え、切り替え時に発生するグリッチ及び位相跳躍を防止する手法が開示されている。

特開平９−９８１６１号公報

本発明の幾つかの態様によれば、複数のクロックを切り替え可能なクロック切替回路、集積回路装置及び電子機器等を提供できる。

本発明の一態様は、セレクト信号に基づいて複数のクロックのいずれかを選択し、選択されたクロックを選択クロックとして出力するセレクターと、マスク信号に基づいて前記選択クロックをマスクし、マスク後の前記選択クロックを出力クロックとして出力するマスク回路と、前記マスク信号と前記セレクト信号を生成するマスク信号生成回路と、を含み、前記マスク信号生成回路は、前記マスク信号をアクティブにした後に前記セレクト信号の信号レベルを切り替え、前記セレクト信号の信号レベルを切り替えた後の前記選択クロックの信号レベルの変化が検出されたことを条件に、前記マスク信号を非アクティブにするクロック切替回路に関係する。

本発明の一態様によれば、マスク信号生成回路が、マスク信号をアクティブにした後にセレクト信号の信号レベルを切り替え、セレクターが、そのセレクト信号に基づいて複数のクロックのいずれかを選択して選択クロックを出力し、マスク信号生成回路が、セレクト信号の信号レベルを切り替えた後の選択クロックの信号レベルの変化が検出されたことを条件に、マスク信号を非アクティブにし、マスク回路が、マスク信号に基づいて選択クロックをマスクして出力クロックを出力する。

このように、本発明の一態様によれば、マスク信号をアクティブにした後にセレクト信号の信号レベルを切り替える。これにより、マスク信号に基づいて選択クロックがマスクされている期間において、セレクト信号に基づいてクロックを切り替えることができる。また、本発明の一態様によれば、セレクト信号の信号レベルを切り替えた後の選択クロックの信号レベルの変化が検出されたことを条件に、マスク信号を非アクティブにする。これにより、セレクト信号の信号レベルを切り替えた後の選択クロックの信号レベルの変化が検出されるまでの間、選択クロックをマスクしておくことができる。例えば、クロック切替の際に選択クロックにＨレベルのグリッチが生じた場合でも、そのグリッチの立ち下がりエッジが検出されたことを条件にマスク信号を非アクティブにすることで、そのグリッチをマスクすることができる。このようにして、本発明の一態様では、出力クロックにグリッチを生じることなく複数のクロックを切り替えることができる。

また、本発明の一態様では、前記マスク信号生成回路は、前記出力クロックまたは前記出力クロックの遅延クロックに基づいてクロック切替信号をサンプリングして、前記マスク信号をアクティブにしてもよい。

本発明の一態様によれば、出力クロックまたは出力クロックの遅延クロックに基づいてクロック切替信号をサンプリングすることで、マスク信号をアクティブにできる。これにより、クロック切替前において複数のクロックのいずれが選択されている場合でも、マスク信号をアクティブにできる。また、上述のように、セレクト信号の信号レベルを切り替えた後の選択クロックの信号レベルの変化が検出されたことを条件にマスク信号を非アクティブにすることで、クロック切替後において複数のクロックのいずれが選択される場合でも、マスク信号を非アクティブにできる。このようにして、複数のクロックの任意のクロック間の切り替えにおいてマスク信号を生成できる。これにより、複数のクロックとして３以上のクロックを切り替える場合であっても、グリッジを発生させることなくクロックの切り替えを行うことができる。

また、本発明の一態様では、前記マスク信号生成回路は、前記出力クロックまたは前記出力クロックの遅延クロックに基づいて前記クロック切替信号をサンプリングすることで生成した信号を遅延させた信号に基づいて、前記セレクト信号を出力してもよい。

このようにすれば、セレクト信号の信号レベルを切り替えるタイミングを、マスク信号がアクティブにされるタイミングより遅くできる。これにより、選択クロックがマスクされている期間にクロックを切り替えることができる。

また、本発明の一態様では、前記マスク信号生成回路は、前記出力クロックまたは前記出力クロックの遅延クロックに基づいて前記クロック切替信号をサンプリングして、第１の出力信号を出力する第１のフリップフロップ回路と、前記選択クロックに基づいて前記第１の出力信号をサンプリングして、第２の出力信号を出力する第２のフリップフロップ回路と、前記第１の出力信号と前記第２の出力信号の排他的論理和を求めて、前記マスク信号を出力する排他的論理和回路と、を含み、前記セレクターは、前記第１の出力信号に基づく前記セレクト信号を受けて、前記複数のクロックの第１のクロックと第２のクロックのいずれかを選択してもよい。

本発明の一態様によれば、第１のフリップフロップ回路を含むことで、出力クロックまたは出力クロックの遅延クロックに基づいてクロック切替信号をサンプリングして、マスク信号をアクティブにできる。また、本発明の一態様によれば、第２のフリップフロップ回路が、選択クロックに基づいて第１の出力信号をサンプリングすることで、選択クロックの信号レベルの変化が検出されたことを条件にマスク信号を非アクティブにできる。このようにして、グリッチを発生させることなく第１のクロック、第２のクロックを切り替えるクロック切替回路を実現できる。

また、本発明の一態様では、前記マスク信号生成回路は、前記第１のフリップフロップ回路からの前記第１の出力信号を受けて、前記セレクト信号を出力するディレイ回路を含んでもよい。

このようにすれば、出力クロックまたは出力クロックの遅延クロックに基づいてクロック切替信号をサンプリングすることで生成した信号である第１の出力信号を遅延させ、その遅延させた第１の出力信号に基づいて、セレクト信号を出力できる。

また、本発明の一態様では、前記マスク信号生成回路は、前記出力クロックまたは前記出力クロックの遅延クロックに基づいて前記クロック切替信号をサンプリングして、第１の出力信号を出力する第１のフリップフロップ回路と、前記選択クロックに基づいて前記第１の出力信号をサンプリングして、第２の出力信号を出力する第２のフリップフロップ回路と、前記第１の出力信号と前記第２の出力信号の排他的論理和を求めて、第１のマスク信号を出力する第１の排他的論理和回路と、前記出力クロックまたは前記出力クロックの遅延クロックに基づいて前記クロック切替信号をサンプリングして、第３の出力信号を出力する第３のフリップフロップ回路と、前記選択クロックに基づいて前記第３の出力信号をサンプリングして、第４の出力信号を出力する第４のフリップフロップ回路と、前記第３の出力信号と前記第４の出力信号の排他的論理和を求めて、第２のマスク信号を出力する第２の排他的論理和回路と、前記第１のマスク信号と前記第２のマスク信号に基づいて、前記マスク信号を出力するマスク信号出力回路と、を含み、前記セレクターは、前記第１の出力信号と前記第３の出力信号とに基づく前記セレクト信号を受けて、前記複数のクロックの第１のクロック〜第４のクロックのいずれかを選択してもよい。

本発明の一態様によれば、第１、第３のフリップフロップ回路を含むことで、出力クロックまたは出力クロックの遅延クロックに基づいてクロック切替信号をサンプリングして、マスク信号をアクティブにできる。また、本発明の一態様によれば、第２、第４のフリップフロップ回路が、選択クロックに基づいて第１、第３の出力信号をサンプリングすることで、選択クロックの信号レベルの変化が検出されたことを条件にマスク信号を非アクティブにできる。このようにして、グリッチを発生させることなく第１〜第４のクロックを切り替えるクロック切替回路を実現できる。

また、本発明の一態様では、前記マスク信号生成回路は、前記第１のフリップフロップ回路からの前記第１の出力信号と、前記第３のフリップフロップ回路からの前記第３の出力信号とを受けて、前記セレクト信号を出力するディレイ回路を含んでもよい。

このようにすれば、出力クロックまたは出力クロックの遅延クロックに基づいてクロック切替信号をサンプリングすることで生成した信号である第１、第３の出力信号を遅延させ、その遅延させた第１、第３の出力信号に基づいて、セレクト信号を出力できる。

また、本発明の他の態様は、上記のいずれかに記載のクロック切替回路を含む集積回路装置に関係する。

また、本発明の他の態様は、上記に記載の集積回路装置を含む電子機器に関係する。

本実施形態の比較例。 比較例の信号波形例。 本実施形態のクロック切替回路の構成例。 構成例のクロック切替回路の信号波形例。 構成例のクロック切替回路の信号波形例。 本実施形態のクロック切替回路の第１の詳細な構成例。 第１の詳細な構成例のクロック切替回路の信号波形例。 本実施形態のクロック切替回路の第２の詳細な構成例。 第２の詳細な構成例のクロック切替回路の信号波形例。 集積回路装置の構成例。 電子機器の構成例。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．比較例
図１、図２を用いて、本実施形態の比較例について説明する。図１に、比較例のクロック切替回路を示す。この比較例のクロック切替回路は、フリップフロップ回路ＦＦ１〜ＦＦ４、イネーブル信号生成回路ＥＮＣ、セレクターＳＬを含み、クロックＣＫ１と、クロックＣＫ１よりも周波数の高いクロックＣＫ２とを相互に切り替える回路である。

具体的には、ＦＦ１は、ＣＫ１をＣＫ２の立ち上がりでラッチ（保持）し、出力信号Ｑ１を出力する。ＦＦ２は、ＦＦ１からの出力信号Ｑ１をＣＫ２の立ち上がりでラッチし、出力信号Ｑ２を出力する。ＥＮＣは、Ｑ１がＬレベル、Ｑ２がＨレベルのとき、イネーブル信号をＨレベルにする。ＦＦ３は、ＣＰＵ（Central Processing Unit）等からのクロック切替信号ＣＫＳＷをＣＫ２の立ち上がりでラッチし、出力信号Ｑ３を出力する。ＦＦ４は、ＥＮがＨレベルのときにＱ３をＣＫ２の立ち下がりでラッチし、出力信号Ｑ４を出力する。ＳＬは、Ｑ４がＬレベルのときＣＫ１を選択し、Ｑ４がＨレベルのときＣＫ２を選択し、選択したクロックを出力クロックＣＫＱとして出力する。

図２に、比較例のクロック切替回路の信号波形例を示す。図２には、出力クロックＣＫＱをＣＫ２からＣＫ１に切り替える場合の信号波形例を示す。図２のＡ１に示すように、ＣＫ２の立ち上がりでＣＫ１がラッチされ、Ｑ１がＨレベルからＬレベルにされる。Ａ２に示すように、ＣＫ２の立ち上がりでＱ１がラッチされ、Ｑ２がＨレベルからＬレベルにされる。Ａ３に示すように、Ｑ１がＬレベル、Ｑ２がＨレベルの期間において、ＥＮがＨレベルにされる。Ａ４に示すように、クロック切替信号ＣＫＳＷがＨレベルからＬレベルにされる。Ａ５に示すように、ＣＫ２の立ち上がりでＣＫＳＷがラッチされ、Ｑ３がＨレベルからＬレベルにされる。Ａ６に示すように、ＥＮがＨレベルの期間において、ＣＫ２の立ち下がりでＱ３がラッチされ、Ｑ４がＨレベルからＬレベルにされる。そして、Ａ７に示すように、出力クロックＣＫＱがＣＫ２からＣＫ１に切り替えられる。このようにして、ＣＫ１、ＣＫ２がともにＬレベルのときにＣＫ１、ＣＫ２の切り替えが行われ、グリッチ（不要パルス、ヒゲ、ハザード）を発生させることなくクロックを切り替えられる。

しかしながら、この比較例のクロック切替回路では、クロックＣＫ２でクロックＣＫ１をサンプリングする。そのため、クロックＣＫ２はクロックＣＫ１より高周波数でなければならず、クロックＣＫ２とクロックＣＫ１との周波数比が２以上である必要がある。また、２つのクロックを相互に切り替え可能であるものの、３つ以上のクロックの切り替えには対応が困難となってしまう。

２．クロック切替回路
２．１．構成例
図３に、本実施形態のクロック切替回路の構成例を示す。図３に示すクロック切替回路は、セレクター１０（選択回路）、マスク回路２０、マスク信号生成回路３０（広義には、制御回路）を含む。このクロック切替回路は、グリッチを発生させることなく、任意の周波数比の複数のクロックを切り替えて出力するための回路である。

セレクター１０は、第１〜第ｎのクロックＣＫＡ１〜ＣＫＡｎ（複数のクロック。ｎは２以上の自然数）、マスク信号生成回路３０からのセレクト信号ＳＡ（クロック選択信号）を受けて、選択クロックＳＱＡを出力する。具体的には、セレクター１０は、セレクト信号ＳＡに基づいてクロックＣＫＡ１〜ＣＫＡｎのいずれかを選択し、選択したクロックを選択クロックＳＱＡとして出力する。例えば、セレクター１０には１又は複数ビットのＳＡが入力され、そのＳＡの値に対応するクロックが選択されて出力される。セレクター１０には、クロック生成回路により生成されたクロックが入力される。例えば、セレクター１０には、水晶振動子・セラミック発振子等の固体振動子を用いた発振回路により生成されたクロックや、リングオシレーター等の内蔵発振回路により生成されたクロック、ＰＬＬ（Phase-Locked Loop）により生成されたクロックが入力される。

マスク回路２０は、選択クロックＳＱＡを受けて、出力クロックＣＫＱＡを出力する。具体的には、マスク回路２０は、マスク信号生成回路３０からのマスク信号ＭＱＡに基づいて選択クロックＳＱＡをマスクし、マスク後の選択クロックＳＱＡを出力クロックＣＫＱＡとして出力する。すなわち、マスク回路２０は、ＭＱＡが非アクティブ（広義には、第１の論理レベル）の期間において、ＳＱＡ（または、ＳＱＡを反転、遅延等させたクロック）をＣＫＱＡとして出力する。また、マスク回路２０は、ＭＱＡがアクティブ（広義には、第２の論理レベル）の期間において、ＬレベルまたはＨレベル固定のＣＫＱＡを出力することでＭＱＡをマスクする。

マスク信号生成回路３０は、クロック切替信号ＣＫＳＡ、マスク回路２０からの出力クロックＣＫＱＡ、セレクター１０からの選択クロックＳＱＡを受けて、マスク信号ＭＱＡ、セレクト信号ＳＡを出力する。具体的には、マスク信号生成回路３０は、クロック切替信号ＣＫＳＡの信号レベルが切り替えられると、出力クロックＣＫＱＡに基づいてマスク信号ＭＱＡをアクティブにする。そして、マスク信号生成回路３０は、マスク信号ＭＱＡのアクティブの期間においてセレクト信号ＳＡの信号レベルを切り替え、選択クロックＳＱＡに基づいてマスク信号ＭＱＡを非アクティブにする。例えば、マスク信号生成回路３０は、ＣＫＳＡをＣＫＱＡ（または、ＣＫＱＡの遅延クロック）の立ち上がりエッジまたは立ち下がりエッジでサンプリングし、サンプリングにより生成した信号の信号レベルが変化したときにＭＱＡをアクティブにする。そして、マスク信号生成回路３０は、ＣＫＳＡをサンプリングした信号の遅延信号に基づいてＳＡを出力して、ＳＡの信号レベルを切り替える。マスク信号生成回路３０は、ＳＡに基づいてＳＱＡが切り替えられた後において、ＳＱＡの立ち上がりエッジまたは立ち下がりエッジ（信号レベルの変化）を検出すると、ＭＱＡを非アクティブにする。ここで、クロック切替信号ＣＫＳＡは、例えばマイクロコンピューター（集積回路装置）内部のＣＰＵから供給されてもよく、外部のホストコントローラーからレジスター値が設定される設定レジスターから供給されてもよい。

２．２．動作例
図４に、本実施形態のクロック切替回路の信号波形例を示す。図４には、複数のクロックＣＫＡ１〜ＣＫＡｎのうちのクロックＣＫＡ１、ＣＫＡ２を切り替える場合の信号波形例を示す。但し、本発明では、ＣＫＡ１〜ＣＫＡｎのうちの任意のクロック間の切り替えを行うことができる。

図４のＢ１に示すように、ＣＫＳＡがＬレベルからＨレベル（または、ＨレベルからＬレベル）にされ、Ｂ２に示すように、ＣＫＱＡの立ち下がりエッジ（ＨレベルからＬレベルの変化エッジ）でＭＱＡがＬレベルからＨレベルにされる。Ｂ３に示すように、ＭＱＡがＨレベルにされた後にＳＡがＬレベルからＨレベル（または、ＨレベルからＬレベル）にされる。Ｂ４に示すように、ＳＱＡとして出力されるクロックがＣＫＡ１からＣＫＡ２に切り替えられる。Ｂ５に示すように、ＳＱＡの立ち下がりエッジでＭＱＡがＨレベルからＬレベルにされる。そして、Ｂ６に示すように、ＭＱＡがＨレベルである期間において、ＬレベルのＣＫＱＡが出力される。ＭＱＡがＬレベルである期間においては、ＣＫＱＡとしてＳＱＡが出力される。

ここで、図４では、ＣＫＱＡの立ち下がりエッジでＭＱＡがアクティブにされ、ＳＱＡの立ち下がりエッジでＭＱＡが非アクティブにされることで、ＳＱＡ切り替えの際のＨレベルのクロックパルスがマスクされる場合を例に説明した。但し、本発明では、ＣＫＱＡの立ち上がりエッジでＭＱＡがアクティブにされ、ＳＱＡの立ち上がりエッジでＭＱＡが非アクティブにされることで、ＳＱＡ切り替えの際のＬレベルのクロックパルスがマスクされてもよい。

なお、図４では、ＭＱＡのアクティブをＨレベル、非アクティブをＬレベルとして説明した。但し、本発明では、ＭＱＡのアクティブがＬレベル、非アクティブがＨレベルであってもよい。

ここで、複数のクロックを切り替えて用いる集積回路装置において、クロックの切り替え時にグリッチが発生すると、そのクロックが供給される回路の誤動作を招いてしまう。そのため、グリッチを発生させることなく複数のクロックを切り替える必要があるという課題がある。

この点、本実施形態によれば、マスク信号生成回路３０が、マスク信号ＭＱＡをアクティブにした後にセレクト信号ＳＡの信号レベルを切り替え、セレクター１０が、そのセレクト信号ＳＡに基づいてクロックＣＫＡ１〜ＣＫＡｎのいずれかを選択して選択クロックＳＱＡを切り替え、マスク信号生成回路３０が、選択クロックＳＱＡ切り替え後の選択クロックＳＱＡの信号レベルの変化が検出されたことを条件にマスク信号ＭＱＡを非アクティブにし、マスク回路２０が、マスク信号ＭＱＡに基づいて選択クロックＳＱＡをマスクして出力クロックＣＫＱＡを出力する。

このように、本実施形態によれば、マスク信号ＭＱＡをアクティブにした後にセレクト信号ＳＡの信号レベルを切り替える。これにより、出力クロックＣＫＱＡがマスクされている期間において、クロックＣＫＡ１〜ＣＫＡｎのいずれかを選択して選択クロックＳＱＡを切り替えることができる。また、本実施形態によれば、選択クロックＳＱＡ切り替え後の選択クロックＳＱＡの信号レベルの変化が検出されたことを条件にマスク信号ＭＱＡを非アクティブにする。これにより、選択クロックＳＱＡを切り替えた際に生じる半端なクロックパルスをマスクできる。このようにして、グリッチを生じることなく複数のクロックを切り替えることができる。

この点について、図５を用いて具体的に説明する。図５のＣ１に示すように、ＭＱＡがアクティブにされた後、Ｃ２に示すように、ＳＡの信号レベルが切り替えられる。このとき、Ｃ３に示すように、ＳＡの信号レベルの切り替えタイミングと切り替え後のクロックＣＫＡ２との関係によって、ＳＱＡに短いクロックパルス（グリッジ）が出力されることがある。本実施形態によれば、Ｃ４に示すように、ＳＱＡ切り替え後におけるＳＱＡの立ち下がりエッジでＭＱＡが非アクティブにされることで、Ｃ５に示すように、Ｈレベルの短いクロックパルスをマスクしてクロックを切り替えることができる。ところで、ＳＱＡ切り替えの際に非常に短いパルスが生じた場合には、そのパルスの立ち下がりエッジを検出できないことも考えられる。このとき、Ｃ６に示すように、次のＳＱＡの立ち下がりエッジでＭＱＡが非アクティブにされ、Ｃ７に示すように、ＣＫＱＡがマスクされる期間が延長される。このように、本実施形態によれば、ＳＱＡ切り替えの際のパルスの立ち下がりエッジを検出できないときでも、ＣＫＱＡにグリッジを発生させることなくクロックを切り替えることができる。

ここで、上述の比較例のクロック切替回路では、切り替えるクロックの一方のクロックで他方のクロックをサンプリングするため、３つ以上のクロックを切り替えることが困難であった。また、サンプリングする側のクロックの周波数を、サンプリングされる側のクロックの周波数の２倍以上の周波数にする必要があるため、切り替えるクロックの周波数比に制限があった。

この点、本実施形態では、マスク信号生成回路３０が、出力クロックＣＫＱＡまたは出力クロックＣＫＱＡの遅延クロックに基づいてクロック切替信号ＣＫＳＡをサンプリングして、マスク信号ＭＱＡをアクティブにしてもよい。

本実施形態によれば、マスク信号生成回路３０が、選択クロックＳＱＡ及び出力クロックＣＫＱＡに基づいて、マスク信号ＭＱＡとセレクト信号ＳＡを生成できる。これにより、切り替えるクロックの一方のクロックで他方のクロックをサンプリングすることなくＭＱＡ、ＳＡを生成できる。このようにして、切り替えるクロックの周波数比が制限されることなく、３つ以上のクロックの任意のクロック間の切り替えを実現できる。

また、本実施形態によれば、出力クロックＣＫＱＡまたは出力クロックＣＫＱＡの遅延クロックに基づいてクロック切替信号ＣＫＳＡをサンプリングすることで、出力クロックＣＫＱＡまたは出力クロックＣＫＱＡの遅延クロックのエッジ出力後（信号レベルの変化後）にマスク信号ＭＱＡをアクティブにできる。これにより、ＳＱＡの切り替えの際に、切り替え前のクロックＣＫＡ１のクロックパルスを半端なクロックパルスとすることなく、クロックを切り替えることができる。例えば、図４等で説明したように、ＳＱＡの立ち下がりでＭＱＡがアクティブにされると、切り替え前のクロックＣＫＡ１のＨレベルのクロックパルスが出力され、ＣＫＡ１がＬレベルになった後にＳＱＡが切り替わる。そして、切り替え後のクロックＣＫ２の立ち下がりでＭＱＡが非アクティブにされ、ＣＫＡ２がＬレベルのときにマスクが解除される。そうすると、ＣＫＱＡには、マスク期間開始前においてＣＫＡ１のＬレベル、マスク期間中においてＬレベル、マスク期間終了後においてＣＫＡ２のＬレベルが出力される。このようにして、切り替え前のクロックＣＫＡ１のＨレベルのクロックパルスを半端なクロックにすることなく、クロックＣＫＡ２に切り替えることができる。

また、本実施形態では、マスク信号生成回路３０が、出力クロックＣＫＱＡまたは出力クロックＣＫＱＡの遅延クロックに基づいてクロック切替信号ＣＫＳＡをサンプリングすることで生成した信号を遅延させた信号に基づいて、セレクト信号ＳＡを出力してもよい。

このようにすれば、マスク信号ＭＱＡをアクティブにした後にセレクト信号ＳＡの信号レベルを切り替えることができる。具体的には、上述のように、マスク信号ＭＱＡは、出力クロックＣＫＱＡまたは出力クロックＣＫＱＡの遅延クロックに基づいてクロック切替信号ＣＫＳＡをサンプリングすることで、アクティブにされる。そのため、ＣＫＱＡまたはＣＫＱＡの遅延クロックに基づいてＣＫＳＡをサンプリングすることで生成した信号を遅延させた信号に基づいてＳＡを出力することで、ＭＱＡがアクティブにされるタイミングよりも遅いタイミングでＳＡを切り替えることができる。このようにして、マスク期間中においてクロックを切り替えることができる。

２．３．第１の詳細な構成例
図６に、本実施形態のクロック切替回路の第１の詳細な構成例を示す。図６に示すクロック切替回路は、セレクターＳＬＢ、論理積回路ＡＮＢ、インバーターＩＮＢ（反転論理回路）、第１、第２のフリップフロップ回路ＦＦＢ１、ＦＦＢ２、排他的論理和回路ＥＸＢ、ディレイ回路ＤＢを含む。このクロック切替回路は、複数のクロックとして第１、第２のクロックＣＫＢ１、ＣＫＢ２をグリッジの発生なく切り替えるための回路である。なお、本発明のクロック切替回路は図６の構成に限定されず、構成要素の一部（例えば、ディレイ回路ＤＢ）を省略したり、他の構成要素を追加（例えば、ＡＮＢとＦＦＢ１との間に論理回路を追加）したりする等の種々の変形実施が可能である。

セレクターＳＬＢは、ディレイ回路ＤＢからのセレクト信号ＳＢに基づいて、ＣＫＢ１、ＣＫＢ２のいずれかを選択して、選択クロックＳＱＢを出力する。例えば、ＳＬＢは、ＳＢがＬレベルのときにＣＫＢ１を選択し、ＳＢがＨレベルのときにＣＫＢ２を選択する。例えば、ＳＬＢは、ＣＭＯＳトランジスターによるトランスファーゲートにより構成されてもよく、選択されるクロックに対応するトランスファーゲートがオンにされることで、クロックが選択されてもよい。あるいは、ＳＬＢは、クロックドインバーターにより構成されてもよく、選択されるクロックに対応するクロックドインバーターが出力イネーブル状態にされることで、クロックが選択されてもよい。

フリップフロップ回路ＦＦＢ１は、クロック切替信号ＣＫＳＢ２を出力クロックＣＫＱＢの立ち下がりエッジでラッチ（サンプリング）し、第１の出力信号ＱＢ１を出力する。フリップフロップ回路ＦＦＢ２は、選択クロックＳＱＢの立ち下がりでＱＢ１をラッチ（サンプリング）し、第２の出力信号ＱＢ２を出力する。ディレイ回路ＤＢは、ＱＢ１を遅延させ、遅延後のＱＢ１をＳＢとして出力する。例えば、ＤＢは、偶数個のインバーターを直列に接続した回路等の論理回路で構成されてもよく、ＲＣ回路により遅延時間が設定されるＲＣディレイ回路により構成されてもよい。排他的論理和回路ＥＸＢは、ＱＢ１、ＱＢ２の排他的論理和を求め、マスク信号ＭＱＢを出力する。具体的には、ＥＸＢは、ＱＢ１がＬレベルでＱＢ２がＨレベルのとき、またはＱＢ１がＨレベルでＱＢ２がＬレベルのとき、ＭＱＢをＨレベルにする。

インバーターＩＮＢは、マスク信号ＭＱＢの論理レベルを反転し、信号ＭＱＮＢを出力する。すなわち、ＩＮＢは、ＭＱＢがＬレベルのときＨレベルのＭＱＮＢを出力し、ＭＱＢがＨレベルのときＬレベルのＭＱＮＢを出力する。論理積回路ＡＮＢは、選択クロックＳＱＢと信号ＭＱＮＢとの論理積を求め、出力クロックＣＫＱＢを出力する。すなわち、ＡＮＢは、ＭＱＮＢがＬレベルのときＬレベルのＣＫＱＢを出力してＳＱＢをマスクし、ＭＱＮＢがＨレベルのときＳＱＢをＣＫＱＢとして出力する。

図７に、第１の詳細な構成例のクロック切替回路の信号波形例を示す。図７のＤ１に示すように、ＣＫＳＢがＬレベルからＨレベル（または、ＨレベルからＬレベル）にされると、Ｄ２に示すように、ＣＫＱＢの立ち下がりエッジでＣＫＳＢがラッチされ、ＱＢ１がＬレベルからＨレベルにされる。Ｄ３に示すように、ＭＱＢがＬレベルからＨレベルにされる。Ｄ４に示すように、ＱＢ１が遅延され、ＳＢがＬレベルからＨレベルにされる。Ｄ５に示すように、ＳＱＢがＣＫＢ１からＣＫＢ２に切り替えられる。Ｄ６に示すように、ＳＱＢの立ち下がりエッジでＱＢ１がラッチされ、ＱＢ２がＬレベルからＨレベルにされる。Ｄ７に示すように、ＭＱＢがＨレベルからＬレベルにされる。そして、Ｄ８に示すように、ＭＱＢがＨレベルの期間においてＬレベルのＣＫＱＢが出力されることでＳＱＢがマスクされ、ＣＫＱＢがＣＫＢ１からＣＫＢ２に切り替えられる。

本実施形態によれば、ＦＦＢ１が、ＣＫＱＢの立ち下がりエッジでＣＫＳＢをラッチしてＱＢ１を出力することで、出力クロックＣＫＱＢに基づいてクロック切替信号ＣＫＳＢをサンプリングできる。また、本実施形態によれば、ＥＸＢが、ＱＢ１の信号レベルが変化したときにＭＱＢをアクティブにし、ＤＢが、ＱＢ１の信号レベルの変化を遅延させてＳＢの信号レベルを変化させる。これにより、マスク信号ＭＱＢをアクティブにした後にセレクト信号ＳＢの信号レベルを切り替えることができる。本実施形態によれば、ＦＦＢ２が、ＳＱＢの立ち下がりエッジでＱＢ１をラッチすることで、選択クロックＳＱＢの信号レベルの変化を検出できる。そして、ＥＸＢが、ＱＢ２の信号レベルが変化したときにＭＱＢを非アクティブにすることで、選択クロックＳＱＢの信号レベルの変化が検出されたことを条件に、マスク信号ＭＱＢを非アクティブにできる。本実施形態によれば、ＤＢが、ＱＢ１の信号レベルの変化を遅延させてＳＢの信号レベルを変化させることで、出力クロックＣＫＱＢに基づいてクロック切替信号ＣＫＳＢをサンプリングすることで生成した信号ＱＢ１を遅延させた信号に基づいて、セレクト信号ＳＢを出力できる。このようにして、本実施形態では、第１、第２のクロックＣＫＢ１、ＣＫＢ２を、グリッジを発生させることなく切り替えることができる。

２．４．第２の詳細な構成例
図８に、本実施形態のクロック切替回路の第２の詳細な構成例を示す。図８に示すクロック切替回路は、セレクターＳＬＣ、論理積回路ＡＮＣ、マスク信号出力回路ＮＲＣ、第１〜第４のフリップフロップ回路ＦＦＣ１〜ＦＦＣ４、第１、第２の排他的論理和回路ＥＸＣ１、ＥＸＣ２、ディレイ回路ＤＣを含む。このクロック切替回路は、複数のクロックとして第１〜第４のクロックＣＫＣ１〜ＣＫＣ４をグリッジの発生なく切り替えるための回路である。なお、本発明のクロック切替回路は図８の構成に限定されず、構成要素の一部（例えば、ディレイ回路ＤＣ）を省略したり、他の構成要素を追加（例えば、ＡＮＣとＦＦＣ１、ＦＦＣ２との間に論理回路を追加）したりする等の種々の変形実施が可能である。

セレクターＳＬＣは、ディレイ回路ＤＣからのセレクト信号ＳＣ１、ＳＣ２に基づいて、ＣＫＣ１〜ＣＫＣ４のいずれかを選択して、選択クロックＳＱＣを出力する。具体的には、ＳＬＣは、セレクターＳＬＣ１〜ＳＬＣ３を含む。そして、ＳＬＣ１は、ＳＣ１に基づいてＣＫＣ１、ＣＫＣ２のいずれかを選択し、クロックＳＱＣ１を出力する。ＳＬＣ２は、ＳＣ１に基づいてＣＫＣ３、ＣＫＣ４のいずれかを選択し、クロックＳＱＣ２を出力する。ＳＬＣ３は、ＳＣ２に基づいてＳＱＣ１、ＳＱＣ２のいずれかを選択し、選択クロックＳＱＣを出力する。例えば、ＳＬＣは、（ＳＣ１，ＳＣ２）＝（０，０）、（１，０）、（０，１）、（１，１）に応じて、それぞれＣＫＣ１、ＣＫＣ２、ＣＫＣ３、ＣＫＣ４を選択する（０はＬレベル、１はＨレベル）。

フリップフロップ回路ＦＦＣ１は、クロック切替信号ＣＫＳＣ［１：０］のＣＫＳＣ［０］を出力クロックＣＫＱＣの立ち下がりエッジでラッチし、第１の出力信号ＱＣ１を出力する。フリップフロップ回路ＦＦＣ２は、選択クロックＳＱＣの立ち下がりでＱＣ１をラッチし、第２の出力信号ＱＣ２を出力する。フリップフロップ回路ＦＦＣ３は、クロック切替信号ＣＫＳＣ［１：０］のＣＫＳＣ［１］を出力クロックＣＫＱＣの立ち下がりエッジでラッチし、第３の出力信号ＱＣ３を出力する。フリップフロップ回路ＦＦＣ４は、選択クロックＳＱＣの立ち下がりでＱＣ３をラッチし、第４の出力信号ＱＣ４を出力する。ディレイ回路ＤＣは、出力信号ＱＣ１、ＱＣ３を遅延させて、セレクト信号ＳＣ１、ＳＣ２を出力する。具体的には、ＤＣは、第１、第２のディレイ回路ＤＣ１、ＤＣ２を含む。そして、ＤＣ１が、ＱＣ１を遅延させ、遅延後のＱＣ１をＳＣ１として出力し、ＤＣ２が、ＱＣ３を遅延させ、遅延後のＱＣ３をＳＣ２として出力する。排他的論理和回路ＥＸＣ１は、ＱＣ１、ＱＣ２の排他的論理和を求め、第１のマスク信号ＭＱＣ１を出力する。排他的論理和回路ＥＸＣ２は、ＱＣ３、ＱＣ４の排他的論理和を求め、第２のマスク信号ＭＱＣ２を出力する。マスク信号出力回路ＮＲＣ（反転論理和回路、ＮＯＲ回路）は、ＭＱＣ１、ＭＱＣ２の反転論理和を求めて、マスク信号ＭＱＣを出力する。すなわち、ＭＱＣ１、ＭＱＣ２がＬレベルのときＨレベルのＭＱＣを出力し、その他のときＬレベルのＭＱＣを出力する。

論理積回路ＡＮＣは、選択クロックＳＱＣとマスク信号ＭＱＣとの論理積を求め、出力クロックＣＫＱＣを出力する。すなわち、ＡＮＣは、ＭＱＣがＬレベルのときＬレベルのＣＫＱＣを出力してＳＱＣをマスクし、ＭＱＣがＨレベルのときＳＱＣをＣＫＱＣとして出力する。

図９に、第２の詳細な構成例のクロック切替回路の信号波形例を示す。なお、図９には、ＣＫＣ１〜ＣＫＣ４のうちのＣＫＣ１からＣＫＣ４への切り替えについて信号波形例を示し、ＣＫＣ２、ＣＫＣ３の信号波形例については省略するものとする。

図９のＥ１に示すように、ＣＫＳＣ［０］がＬレベルからＨレベル（または、ＨレベルからＬレベル）にされると、Ｅ２に示すように、ＣＫＱＣの立ち下がりエッジでＣＫＳＣ［０］がラッチされ、ＱＣ１がＬレベルからＨレベルにされる。Ｅ３に示すように、ＭＱＣ１がＬレベルからＨレベルにされる。Ｅ４に示すように、ＱＣ１が遅延され、ＳＣ１がＬレベルからＨレベルにされる。同様に、ＣＫＳＣ［１］がＬレベルからＨレベル（または、ＨレベルからＬレベル）にされると、ＱＣ３がＬレベルからＨレベルにされ、ＭＱＣ２がＬレベルからＨレベルにされ、ＳＣ２がＬレベルからＨレベルにされる。そして、Ｅ５に示すように、ＳＱＣがＣＫＣ１からＣＫＣ４に切り替えられる。Ｅ６に示すように、ＳＱＣの立ち下がりエッジでＱＣ１がラッチされ、ＱＣ２がＬレベルからＨレベルにされる。Ｅ７に示すように、ＭＱＣ１がＨレベルからＬレベルにされる。同様に、ＱＣ４がＬレベルからＨレベルにされ、ＭＱＣ２がＨレベルからＬレベルにされる。そして、Ｅ８に示すように、ＭＱＣ１、ＭＱＣ２（ＭＱＣ１、ＭＱＣ２の少なくとも一方）がＨレベルの期間においてＬレベルのＣＫＱＣが出力されることでＳＱＣがマスクされ、ＣＫＱＣがＣＫＣ１からＣＫＣ４に切り替えられる。

本実施形態によれば、第１〜第４のクロックＣＫＣ１〜ＣＫＣ４の任意のクロック間の切り替えを、グリッジを発生させることなく行うことができる。なお、第２の詳細な構成例では、複数のクロックとして第１〜第４のクロックＣＫＣ１〜ＣＫＣ４を切り替える構成例について説明した。但し、本発明では、複数のクロックとして第１〜第３のクロックを切り替えてもよい。例えば、図８に示す第２の詳細な構成例において、セレクターＳＬＣが、第１〜第３のクロックＣＫＣ１〜ＣＫＣ３のいずれかを選択してもよい。具体的には、ＳＬＣがＳＬＣ１、ＳＬＣ３を含み、ＳＬＣ１がＣＫＣ１、ＣＫＣ２のいずれかを選択してＳＱＣ１を出力し、ＳＬＣ３が、ＳＱＣ１、ＣＫＣ３のいずれかを選択してＳＱＣを出力してもよい。

３．集積回路装置
図１０に、本実施形態のクロック切替回路４４０を含む集積回路装置の構成例を示す。図１０には、集積回路装置の構成例として、マイクロコンピューター４００の構成例を示す。但し、本発明のクロック切替回路は、センサー用、通信用、ＡＶ用等の他のＡＳＩＣ等の集積回路装置にも適用できる。

図１０に示すマイクロコンピューター４００は、水晶発振回路４１０、ＣＲ発振回路４２０（内蔵クロック生成回路）、セラミック発振回路４３０、クロック切替回路４４０、ＣＰＵ４５０、制御レジスター４６０を含む。

水晶発振回路４１０は、水晶振動子ＸＴの発振を利用してクロックを生成する。ＣＲ発振回路４２０は、例えばＣＲ回路で帰還されたリングオシレーターにより構成され、ＣＲ回路の容量値及び抵抗値により設定された周波数のクロックを生成する。セラミック発振回路４３０は、セラミック発振子ＣＭの発振を利用してクロックを生成する。クロック切替回路４４０は、これらの発振回路からのクロックのいずれかを選択し、選択したクロックをＣＰＵ４５０に供給する。ＣＰＵ４５０は、クロック切替回路４４０からのクロックを用いて各種の演算処理を行う。制御レジスター４６０には、マイクロコンピューター４００を制御するためのレジスター値がＣＰＵ４５０から書き込まれる。制御レジスター４６０には、クロック切替を制御するためのレジスター値が書き込まれ、そのレジスター値がクロック切替信号としてクロック切替回路４４０に供給される。

４．電子機器
図１１に本実施形態の集積回路装置２００を含む電子機器の構成例を示す。この電子機器は、集積回路装置２００、電気光学パネル２１０、操作部２２０、記憶部２３０、通信部２４０を含む。なお、これらの一部の構成要素を省略したり、他の構成要素を追加したりするなどの種々の変形実施が可能である。

集積回路装置２００は、例えばマイクロコンピューター等であり、電気光学パネル２１０を駆動したり、電子機器の動作等に必要な各種の演算処理を行う。電気光学パネル２１０は、各種画像を表示するためのものであり、例えばＬＣＤ（Liquid Crystal Display）等により実現される。操作部２２０は、ユーザーが各種情報を入力するためのものであり、各種ボタン、キーボード等により実現される。記憶部２３０は、各種データを記憶するものであり、ＲＡＭやＲＯＭ等により実現される。通信部２４０は、外部との通信処理を行うものであり、無線や有線の通信用ＡＳＩＣ等により実現される。

なお、本実施形態により実現される電子機器としては、例えば時計、リモコン、携帯型情報端末、携帯電話機、各種家電装置等の種々の機器を想定できる。

なお、上記のように本実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語（第１の論理レベル、第２の論理レベル、集積回路装置等）と共に記載された用語（アクティブ、非アクティブ、マイクロコンピューター等）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。またマスク信号生成回路、マスク回路、クロック切替回路、集積回路装置、電子機器等の構成、動作も本実施形態で説明したものに限定に限定されず、種々の変形実施が可能である。

１０ セレクター、２０ マスク回路、３０ マスク信号生成回路、
２００ 集積回路装置、２１０ 電気光学パネル、２２０ 操作部、２３０ 記憶部、
２４０ 通信部、４１０ 水晶発振回路、４２０ ＣＲ発振回路、
４３０ セラミック発振回路、４４０ クロック切替回路、４５０ ＣＰＵ、
４６０ 制御レジスター、
ＣＫＡ１〜ＣＫＡｎ 複数のクロック、ＳＱＡ 選択クロック、ＳＡ セレクト信号、
ＣＫＱＡ 出力クロック、ＭＱＡ マスク信号、ＣＫＳＡ クロック切替信号、
ＦＦＢ１ 第１のフリップフロップ回路、ＦＦＢ２ 第２のフリップフロップ回路、
ＥＸＢ 排他的論理和回路、ＤＢ ディレイ回路

Claims (9)

1. セレクト信号に基づいて複数のクロックのいずれかを選択し、選択されたクロックを選択クロックとして出力するセレクターと、
   マスク信号に基づいて前記選択クロックをマスクし、マスク後の前記選択クロックを出力クロックとして出力するマスク回路と、
   前記マスク信号と前記セレクト信号を生成するマスク信号生成回路と、
   を含み、
   前記マスク信号生成回路は、
   前記マスク信号をアクティブにした後に前記セレクト信号の信号レベルを切り替え、前記セレクト信号の信号レベルを切り替えた後の前記選択クロックの信号レベルの変化が検出されたことを条件に、前記マスク信号を非アクティブにすることを特徴とするクロック切替回路。
2. 請求項１において、
   前記マスク信号生成回路は、
   前記出力クロックまたは前記出力クロックの遅延クロックに基づいてクロック切替信号をサンプリングして、前記マスク信号をアクティブにすることを特徴とするクロック切替回路。
3. 請求項２において、
   前記マスク信号生成回路は、
   前記出力クロックまたは前記出力クロックの遅延クロックに基づいて前記クロック切替信号をサンプリングすることで生成した信号を遅延させた信号に基づいて、前記セレクト信号を出力することを特徴とするクロック切替回路。
4. 請求項１において、
   前記マスク信号生成回路は、
   前記出力クロックまたは前記出力クロックの遅延クロックに基づいて前記クロック切替信号をサンプリングして、第１の出力信号を出力する第１のフリップフロップ回路と、
   前記選択クロックに基づいて前記第１の出力信号をサンプリングして、第２の出力信号を出力する第２のフリップフロップ回路と、
   前記第１の出力信号と前記第２の出力信号の排他的論理和を求めて、前記マスク信号を出力する排他的論理和回路と、
   を含み、
   前記セレクターは、
   前記第１の出力信号に基づく前記セレクト信号を受けて、前記複数のクロックの第１のクロックと第２のクロックのいずれかを選択することを特徴とするクロック切替回路。
5. 請求項４において、
   前記マスク信号生成回路は、
   前記第１のフリップフロップ回路からの前記第１の出力信号を受けて、前記セレクト信号を出力するディレイ回路を含むことを特徴とするクロック切替回路。
6. 請求項１において、
   前記マスク信号生成回路は、
   前記出力クロックまたは前記出力クロックの遅延クロックに基づいて前記クロック切替信号をサンプリングして、第１の出力信号を出力する第１のフリップフロップ回路と、
   前記選択クロックに基づいて前記第１の出力信号をサンプリングして、第２の出力信号を出力する第２のフリップフロップ回路と、
   前記第１の出力信号と前記第２の出力信号の排他的論理和を求めて、第１のマスク信号を出力する第１の排他的論理和回路と、
   前記出力クロックまたは前記出力クロックの遅延クロックに基づいて前記クロック切替信号をサンプリングして、第３の出力信号を出力する第３のフリップフロップ回路と、
   前記選択クロックに基づいて前記第３の出力信号をサンプリングして、第４の出力信号を出力する第４のフリップフロップ回路と、
   前記第３の出力信号と前記第４の出力信号の排他的論理和を求めて、第２のマスク信号を出力する第２の排他的論理和回路と、
   前記第１のマスク信号と前記第２のマスク信号に基づいて、前記マスク信号を出力するマスク信号出力回路と、
   を含み、
   前記セレクターは、
   前記第１の出力信号と前記第３の出力信号とに基づく前記セレクト信号を受けて、前記複数のクロックの第１のクロック〜第４のクロックのいずれかを選択することを特徴とするクロック切替回路。
7. 請求項６において、
   前記マスク信号生成回路は、
   前記第１のフリップフロップ回路からの前記第１の出力信号と、前記第３のフリップフロップ回路からの前記第３の出力信号とを受けて、前記セレクト信号を出力するディレイ回路を含むことを特徴とするクロック切替回路。
8. 請求項１乃至７のいずれかに記載のクロック切替回路を含むことを特徴とする集積回路装置。
9. 請求項８に記載の集積回路装置を含むことを特徴とする電子機器。

Images