JPH04291609A - クロック切り替え制御装置 - Google Patents
クロック切り替え制御装置Info
- Publication number
- JPH04291609A JPH04291609A JP3056645A JP5664591A JPH04291609A JP H04291609 A JPH04291609 A JP H04291609A JP 3056645 A JP3056645 A JP 3056645A JP 5664591 A JP5664591 A JP 5664591A JP H04291609 A JPH04291609 A JP H04291609A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- switching
- time
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003111 delayed effect Effects 0.000 claims abstract description 3
- 230000002265 prevention Effects 0.000 claims description 4
- 101100163122 Arabidopsis thaliana ARPC2A gene Proteins 0.000 abstract description 4
- 101100191082 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) GLC7 gene Proteins 0.000 abstract description 4
- 101100030351 Schizosaccharomyces pombe (strain 972 / ATCC 24843) dis2 gene Proteins 0.000 abstract description 4
- 230000000873 masking effect Effects 0.000 abstract description 2
- 101100109978 Arabidopsis thaliana ARP3 gene Proteins 0.000 description 5
- 101100427547 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) ULS1 gene Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 101150117607 dis1 gene Proteins 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、情報機器等におけるク
ロック切り替え制御装置に関する。
ロック切り替え制御装置に関する。
【０００２】
【従来の技術】パーソナルコンピュータなどにおいて、
ＣＰＵの動作周波数を選択できるようにクロック切り替
え制御回路が設けられることが多い。また近年では、節
電機能を実現するために高速動作を必要としない場合に
は低い動作周波数のクロック信号に切り替えたりクロッ
ク信号を止めたりするなど、クロック切り替え制御回路
が重要となっている。
ＣＰＵの動作周波数を選択できるようにクロック切り替
え制御回路が設けられることが多い。また近年では、節
電機能を実現するために高速動作を必要としない場合に
は低い動作周波数のクロック信号に切り替えたりクロッ
ク信号を止めたりするなど、クロック切り替え制御回路
が重要となっている。
【０００３】以下、図をもちいて従来のクロック切り替
え制御回路の構成と動作を説明する。図３は、従来の方
法を用いたクロック切り替え制御装置の構成を示すブロ
ック図である。セレクタ２０は任意の周波数および位相
差である２つのクロック信号Ｃ０，Ｃ１を任意のタイミ
ングで発生するクロック切り替え信号ＣＨにより切り替
えて出力クロック信号ＣＫを出力する。図４は、図３の
各部信号のタイミングチャートである。図４に示すよう
に、クロック切り替え信号ＣＨが時刻Ｔ４１でロウから
ハイに変化する場合、クロック切り替え信号ＣＨのロウ
で選択されているＣ０が時刻Ｔ４１より前の時刻Ｔ４０
でロウからハイに変化して時刻Ｔ４１より後の時刻Ｔ４
３でハイからロウに変化し、クロック切り替え信号ＣＨ
のハイで選択されるＣ１が時刻Ｔ４１でハイで時刻Ｔ４
３より前の時刻Ｔ４２でハイからロウに変化する時、パ
ルスＰ４１のような幅の小さいパルス即ちひげが生じる
。
え制御回路の構成と動作を説明する。図３は、従来の方
法を用いたクロック切り替え制御装置の構成を示すブロ
ック図である。セレクタ２０は任意の周波数および位相
差である２つのクロック信号Ｃ０，Ｃ１を任意のタイミ
ングで発生するクロック切り替え信号ＣＨにより切り替
えて出力クロック信号ＣＫを出力する。図４は、図３の
各部信号のタイミングチャートである。図４に示すよう
に、クロック切り替え信号ＣＨが時刻Ｔ４１でロウから
ハイに変化する場合、クロック切り替え信号ＣＨのロウ
で選択されているＣ０が時刻Ｔ４１より前の時刻Ｔ４０
でロウからハイに変化して時刻Ｔ４１より後の時刻Ｔ４
３でハイからロウに変化し、クロック切り替え信号ＣＨ
のハイで選択されるＣ１が時刻Ｔ４１でハイで時刻Ｔ４
３より前の時刻Ｔ４２でハイからロウに変化する時、パ
ルスＰ４１のような幅の小さいパルス即ちひげが生じる
。
【０００４】同様に、ＣＨが時刻Ｔ４５でハイからロウ
に変化する場合、クロック切り替え信号ＣＨのハイで選
択されているＣ１が時刻Ｔ４５より前の時刻Ｔ４４でロ
ウからハイに変化して時刻Ｔ４５より後の時刻Ｔ４７で
ハイからロウに変化し、クロック切り替え信号ＣＨのロ
ウで選択されるＣ０が時刻Ｔ４５でハイで時刻Ｔ４７よ
り前の時刻Ｔ４６でハイからロウに変化する時、出力ク
ロック信号ＣＫにはパルスＰ４５のようなひげが生じる
。
に変化する場合、クロック切り替え信号ＣＨのハイで選
択されているＣ１が時刻Ｔ４５より前の時刻Ｔ４４でロ
ウからハイに変化して時刻Ｔ４５より後の時刻Ｔ４７で
ハイからロウに変化し、クロック切り替え信号ＣＨのロ
ウで選択されるＣ０が時刻Ｔ４５でハイで時刻Ｔ４７よ
り前の時刻Ｔ４６でハイからロウに変化する時、出力ク
ロック信号ＣＫにはパルスＰ４５のようなひげが生じる
。
【０００５】また、他の従来例として、同期信号に別の
第３のクロック信号を用いて、クロック信号を切り換え
る方法がある。図５にその構成図、図６に各信号のタイ
ムチャートを示す。図５において、入力クロック同期部
４０は、それぞれの入力クロック信号Ｃ０，Ｃ１に対し
て、第３のクロック信号Ｃ２により同期化しクロック信
号ＣＫ０，ＣＫ１を出力する。切り替え信号制御部４１
は、クロック信号ＣＫ０，ＣＫ１が共にロウの時に切り
替え用のクロック信号が発生するように、入力される切
り替え信号ＣＨを第３のクロック信号Ｃ２で同期化し、
新たにクロック切り替え信号ＳＬを発生する。切り替え
部４２は、入力クロック信号Ｃ０，Ｃ１をクロック切り
替え信号ＳＬで選択して出力する。
第３のクロック信号を用いて、クロック信号を切り換え
る方法がある。図５にその構成図、図６に各信号のタイ
ムチャートを示す。図５において、入力クロック同期部
４０は、それぞれの入力クロック信号Ｃ０，Ｃ１に対し
て、第３のクロック信号Ｃ２により同期化しクロック信
号ＣＫ０，ＣＫ１を出力する。切り替え信号制御部４１
は、クロック信号ＣＫ０，ＣＫ１が共にロウの時に切り
替え用のクロック信号が発生するように、入力される切
り替え信号ＣＨを第３のクロック信号Ｃ２で同期化し、
新たにクロック切り替え信号ＳＬを発生する。切り替え
部４２は、入力クロック信号Ｃ０，Ｃ１をクロック切り
替え信号ＳＬで選択して出力する。
【０００６】図６に示すように、第３のクロック信号Ｃ
２が時刻Ｔ６０でロウからハイに変化し、時刻Ｔ６２で
ハイからロウに変化するのに対し、入力クロック信号Ｃ
０が時刻Ｔ６０でロウで時刻Ｔ６０とＴ６２の間の時刻
Ｔ６１でロウからハイに変化し、入力クロック信号Ｃ１
が時刻Ｔ６０でロウで時刻Ｔ６２より後の時刻Ｔ６５で
ロウからハイに変化する場合、生成されるクロック切り
替え信号ＳＬがロウからハイに変化する時刻Ｔ６４が時
刻Ｔ６１より後で時刻Ｔ６５より前の時、パルスＰ６４
のようなひげが生じる。
２が時刻Ｔ６０でロウからハイに変化し、時刻Ｔ６２で
ハイからロウに変化するのに対し、入力クロック信号Ｃ
０が時刻Ｔ６０でロウで時刻Ｔ６０とＴ６２の間の時刻
Ｔ６１でロウからハイに変化し、入力クロック信号Ｃ１
が時刻Ｔ６０でロウで時刻Ｔ６２より後の時刻Ｔ６５で
ロウからハイに変化する場合、生成されるクロック切り
替え信号ＳＬがロウからハイに変化する時刻Ｔ６４が時
刻Ｔ６１より後で時刻Ｔ６５より前の時、パルスＰ６４
のようなひげが生じる。
【０００７】また、第３のクロック信号Ｃ２に同期して
生成されるクロック信号ＣＫ２が時刻Ｔ６３とＴ６６で
ロウからハイに変化するのに対し、入力される切り替え
信号ＣＨが、時刻Ｔ６３とＴ６６の間に２度変化する（
この場合、ハイからロウとロウからハイ）場合、つまり
このようなタイミングのクロック信号ＣＫ２を生成する
第３のクロック信号Ｃ２を与えた場合、時刻Ｔ６６でク
ロック切り替え信号ＳＬは変化しないことになる。入力
クロック信号Ｃ０から入力クロック信号Ｃ１さらに入力
クロック信号Ｃ０へと切り替えたいにもかかわらずＣ０
へ切り替わらないことになる。
生成されるクロック信号ＣＫ２が時刻Ｔ６３とＴ６６で
ロウからハイに変化するのに対し、入力される切り替え
信号ＣＨが、時刻Ｔ６３とＴ６６の間に２度変化する（
この場合、ハイからロウとロウからハイ）場合、つまり
このようなタイミングのクロック信号ＣＫ２を生成する
第３のクロック信号Ｃ２を与えた場合、時刻Ｔ６６でク
ロック切り替え信号ＳＬは変化しないことになる。入力
クロック信号Ｃ０から入力クロック信号Ｃ１さらに入力
クロック信号Ｃ０へと切り替えたいにもかかわらずＣ０
へ切り替わらないことになる。
【０００８】このように、この方法を用いた従来の装置
ではひげが発生したり切り替えが行われない場合があり
、これを防ぐために２種類のクロック信号の周波数に応
じた第３のクロック信号Ｃ２の周波数を適切な値に選定
する必要がある。
ではひげが発生したり切り替えが行われない場合があり
、これを防ぐために２種類のクロック信号の周波数に応
じた第３のクロック信号Ｃ２の周波数を適切な値に選定
する必要がある。
【０００９】
【発明が解決しようとする課題】上記のように従来のク
ロック切り替え制御装置では、２種類のクロック信号を
切り替えた際に、作成した出力クロック信号にひげを生
じ、そのために誤動作を起こしたり、また第３のクロッ
ク信号を用いる場合には適切な周波数の選定が必要にな
るという問題点を有していた。
ロック切り替え制御装置では、２種類のクロック信号を
切り替えた際に、作成した出力クロック信号にひげを生
じ、そのために誤動作を起こしたり、また第３のクロッ
ク信号を用いる場合には適切な周波数の選定が必要にな
るという問題点を有していた。
【００１０】本発明は上記従来の問題点を解決するもの
で、２種類のクロック信号を切り換えてクロック信号を
作成する際にひげを生じることのないクロック切り替え
制御装置を提供することを目的とする。
で、２種類のクロック信号を切り換えてクロック信号を
作成する際にひげを生じることのないクロック切り替え
制御装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明のクロック切り替
え制御装置は上記目的を達成するために、入力される切
り替え信号を２種類の入力クロック信号のどちらか一方
の信号に同期させて遅延させたクロック切り替え信号を
発生する制御信号発生部と、前記クロック切り替え信号
に応じて前記２種類の入力クロック信号を切り替えて出
力クロック信号を発生する切り替え部と、前記出力クロ
ック信号の切り替え直前のクロック信号に同期してアク
ティブとなり前記出力クロック信号の切り替え直後のク
ロック信号に同期してインアクティブとなるマスク信号
により前記出力クロック信号をマスクするひげ発生防止
部とを備えた構成となっている。
え制御装置は上記目的を達成するために、入力される切
り替え信号を２種類の入力クロック信号のどちらか一方
の信号に同期させて遅延させたクロック切り替え信号を
発生する制御信号発生部と、前記クロック切り替え信号
に応じて前記２種類の入力クロック信号を切り替えて出
力クロック信号を発生する切り替え部と、前記出力クロ
ック信号の切り替え直前のクロック信号に同期してアク
ティブとなり前記出力クロック信号の切り替え直後のク
ロック信号に同期してインアクティブとなるマスク信号
により前記出力クロック信号をマスクするひげ発生防止
部とを備えた構成となっている。
【００１２】
【作用】本発明は上記の構成により、出力クロック信号
の切り替え前の信号に同期してアクティブとなり前記出
力クロック信号の切り替え後の信号に同期してインアク
ティブとなるマスク信号によりひげをマスクすることで
、ひげを生じないクロック切り替え制御を実現すること
ができ、また同期化するための第３のクロック信号入力
を必要としない。
の切り替え前の信号に同期してアクティブとなり前記出
力クロック信号の切り替え後の信号に同期してインアク
ティブとなるマスク信号によりひげをマスクすることで
、ひげを生じないクロック切り替え制御を実現すること
ができ、また同期化するための第３のクロック信号入力
を必要としない。
【００１３】
【実施例】以下図面をもちいて本発明の一実施例のクロ
ック切り替え制御装置の構成とその動作を説明する。図
１に本発明の一実施例のクロック切り替え制御装置の構
成図を示す。図２は同実施例の各部の制御信号のタイム
チャートである。図１において、制御信号発生部１０は
切り替え信号ＣＨを入力クロック信号Ｃ０により同期さ
せるため、２段のフリップフロップ１１，１２により遅
延させたクロック切り替え信号ＣＨ２を発生する。また
１段目のフリップフロップ１１の出力のクロック切り替
え信号ＣＨ１と２段目のフリップフロップ１２の出力の
クロック切り替え信号ＣＨ２とをｅｘｃｌｕｓｉｖｅ
ＮＯＲ１３により排他的論理和をとり、クロック切り
替え信号ＣＨ１の切り替え時の時刻Ｔ２０においてアク
ティブとなり、クロック切り替え信号ＣＨ２の切り替え
時の時刻Ｔ２２にインアクティブとなるクロック停止信
号ＤＩＳ１を発生する。切り替え部２０は前記クロック
切り替え信号ＣＨ２に応じて２種類の入力クロック信号
Ｃ０，Ｃ１を切り替えて出力クロック信号ＣＫ１を発生
する。ひげ発生防止部３０はインバータ３１とフリップ
フロップ３２とＡＮＤ回路３２とよりなり、前記クロッ
ク停止信号ＤＩＳ１を前記切り替え部２０から出力され
る出力クロック信号ＣＫ１に同期させて得られたマスク
信号ＤＩＳ２に応じて前記クロック信号ＣＫ１をマスク
して最終出力クロック信号ＣＫを出力する。
ック切り替え制御装置の構成とその動作を説明する。図
１に本発明の一実施例のクロック切り替え制御装置の構
成図を示す。図２は同実施例の各部の制御信号のタイム
チャートである。図１において、制御信号発生部１０は
切り替え信号ＣＨを入力クロック信号Ｃ０により同期さ
せるため、２段のフリップフロップ１１，１２により遅
延させたクロック切り替え信号ＣＨ２を発生する。また
１段目のフリップフロップ１１の出力のクロック切り替
え信号ＣＨ１と２段目のフリップフロップ１２の出力の
クロック切り替え信号ＣＨ２とをｅｘｃｌｕｓｉｖｅ
ＮＯＲ１３により排他的論理和をとり、クロック切り
替え信号ＣＨ１の切り替え時の時刻Ｔ２０においてアク
ティブとなり、クロック切り替え信号ＣＨ２の切り替え
時の時刻Ｔ２２にインアクティブとなるクロック停止信
号ＤＩＳ１を発生する。切り替え部２０は前記クロック
切り替え信号ＣＨ２に応じて２種類の入力クロック信号
Ｃ０，Ｃ１を切り替えて出力クロック信号ＣＫ１を発生
する。ひげ発生防止部３０はインバータ３１とフリップ
フロップ３２とＡＮＤ回路３２とよりなり、前記クロッ
ク停止信号ＤＩＳ１を前記切り替え部２０から出力され
る出力クロック信号ＣＫ１に同期させて得られたマスク
信号ＤＩＳ２に応じて前記クロック信号ＣＫ１をマスク
して最終出力クロック信号ＣＫを出力する。
【００１４】図２に示すように、クロック切り替え信号
ＣＨ２の変化時（時刻Ｔ２２）に、出力クロック信号Ｃ
Ｋ１には従来同様パルスＰ２０のような幅の小さいパル
スが発生する。これを除去するために、クロック停止信
号ＤＩＳ１は時刻Ｔ２２より前の時刻Ｔ２０でアクティ
ブとなり、時刻Ｔ２２より後の時刻Ｔ２３でインアクテ
ィブとなる。この信号ＤＩＳ１を出力クロック信号ＣＫ
１で同期化することにより、生成されるマスク信号ＤＩ
Ｓ２は、出力クロック信号ＣＫ１の時刻Ｔ２２より前で
ある切り替え直前のクロック信号Ｃ０に同期して時刻Ｔ
２１でアクティブとなり、時刻Ｔ２２より後であるクロ
ック切り替え信号ＣＨ２による切り替え直後の信号ＣＫ
１に同期して時刻Ｔ２４でインアクティブとなり、パル
スＰ２０をはさむ期間である時刻Ｔ２１からＴ２４まで
アクティブとなる。したがって、最終出力クロック信号
ＣＫは、前記マスク信号ＤＩＳ２によりパルスＰ２０が
除去されひげを生じない。
ＣＨ２の変化時（時刻Ｔ２２）に、出力クロック信号Ｃ
Ｋ１には従来同様パルスＰ２０のような幅の小さいパル
スが発生する。これを除去するために、クロック停止信
号ＤＩＳ１は時刻Ｔ２２より前の時刻Ｔ２０でアクティ
ブとなり、時刻Ｔ２２より後の時刻Ｔ２３でインアクテ
ィブとなる。この信号ＤＩＳ１を出力クロック信号ＣＫ
１で同期化することにより、生成されるマスク信号ＤＩ
Ｓ２は、出力クロック信号ＣＫ１の時刻Ｔ２２より前で
ある切り替え直前のクロック信号Ｃ０に同期して時刻Ｔ
２１でアクティブとなり、時刻Ｔ２２より後であるクロ
ック切り替え信号ＣＨ２による切り替え直後の信号ＣＫ
１に同期して時刻Ｔ２４でインアクティブとなり、パル
スＰ２０をはさむ期間である時刻Ｔ２１からＴ２４まで
アクティブとなる。したがって、最終出力クロック信号
ＣＫは、前記マスク信号ＤＩＳ２によりパルスＰ２０が
除去されひげを生じない。
【００１５】なお、上記実施例において、遅延用のクロ
ック信号は、クロック信号Ｃ０を用いたが、クロック信
号Ｃ１を用いてもよい。
ック信号は、クロック信号Ｃ０を用いたが、クロック信
号Ｃ１を用いてもよい。
【００１６】また、上記実施例においてクロック切り替
え信号ＣＨ２を発生させるために２段のフリップフロッ
プを用いたが、これはシフトレジスタや２段以上のフリ
ップフロップを用いるなど、同等の機能を有する回路に
置き換えても差し支えなく、この装置の他の部分につい
ても同様である。
え信号ＣＨ２を発生させるために２段のフリップフロッ
プを用いたが、これはシフトレジスタや２段以上のフリ
ップフロップを用いるなど、同等の機能を有する回路に
置き換えても差し支えなく、この装置の他の部分につい
ても同様である。
【００１７】このように本発明のクロック切り替え制御
装置によれば、簡単な回路でひげを生じないクロック切
り替え制御が可能となる。
装置によれば、簡単な回路でひげを生じないクロック切
り替え制御が可能となる。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
同期化するための別の第３のクロック信号入力を必要と
せず、簡単な回路でひげを生じないクロック切り替え制
御を実現でき、本装置から出力されるクロック信号を用
いるシステムにおいて２種類のクロック信号を切り替え
た場合のひげ発生による誤動作を防止する実用効果の大
きいクロック切り替え制御装置を提供できる。
同期化するための別の第３のクロック信号入力を必要と
せず、簡単な回路でひげを生じないクロック切り替え制
御を実現でき、本装置から出力されるクロック信号を用
いるシステムにおいて２種類のクロック信号を切り替え
た場合のひげ発生による誤動作を防止する実用効果の大
きいクロック切り替え制御装置を提供できる。
【図１】本発明の一実施例のクロック切り替え制御装置
の構成図
の構成図
【図２】同じく装置各部における制御信号のタイムチャ
ート
ート
【図３】従来例のクロック切り替え制御装置の構成図
【
図４】同じく装置各部における制御信号のタイムチャー
ト
図４】同じく装置各部における制御信号のタイムチャー
ト
【図５】他の従来例のクロック切り替え制御装置の構成
図
図
【図６】同じく装置各部における制御信号のタイムチャ
ート
ート
１０ 制御信号発生部
２０ 切り替え部
３０ ひげ発生防止部
Ｃ０，Ｃ１ 入力クロック信号
ＣＫ１ 出力クロック信号
ＣＫ 最終出力クロック信号
ＣＨ 切り替え信号
ＣＨ１，ＣＨ２ クロック切り替え信号ＤＩＳ１
クロック停止信号 ＤＩＳ２ マスク信号
クロック停止信号 ＤＩＳ２ マスク信号
Claims (1)
- 【請求項１】入力される切り替え信号を２種類の入力ク
ロック信号のどちらか一方の信号に同期させて遅延させ
たクロック切り替え信号を発生する制御信号発生部と、
前記クロック切り替え信号に応じて前記２種類の入力ク
ロック信号を切り替えて出力クロック信号を発生する切
り替え部と、前記出力クロック信号の切り替え直前のク
ロック信号に同期してアクティブとなり前記出力クロッ
ク信号の切り替え直後のクロック信号に同期してインア
クティブとなるマスク信号により前記出力クロック信号
をマスクするひげ発生防止部とを備えてなるクロック切
り替え制御装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3056645A JPH04291609A (ja) | 1991-03-20 | 1991-03-20 | クロック切り替え制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3056645A JPH04291609A (ja) | 1991-03-20 | 1991-03-20 | クロック切り替え制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04291609A true JPH04291609A (ja) | 1992-10-15 |
Family
ID=13033085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3056645A Pending JPH04291609A (ja) | 1991-03-20 | 1991-03-20 | クロック切り替え制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04291609A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5761253A (en) * | 1993-06-30 | 1998-06-02 | Hitachi, Ltd. | Method and apparatus for signal transmission |
| JP2010191976A (ja) * | 2003-07-14 | 2010-09-02 | Panasonic Corp | 信号切り替え装置、信号切り替え方法及びデータ受信装置 |
| JP2010225057A (ja) * | 2009-03-25 | 2010-10-07 | Seiko Epson Corp | クロック切替回路、集積回路装置及び電子機器 |
| JP2014090381A (ja) * | 2012-10-31 | 2014-05-15 | Asahi Kasei Electronics Co Ltd | デューティ補正回路 |
-
1991
- 1991-03-20 JP JP3056645A patent/JPH04291609A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5761253A (en) * | 1993-06-30 | 1998-06-02 | Hitachi, Ltd. | Method and apparatus for signal transmission |
| JP2010191976A (ja) * | 2003-07-14 | 2010-09-02 | Panasonic Corp | 信号切り替え装置、信号切り替え方法及びデータ受信装置 |
| JP2010225057A (ja) * | 2009-03-25 | 2010-10-07 | Seiko Epson Corp | クロック切替回路、集積回路装置及び電子機器 |
| JP2014090381A (ja) * | 2012-10-31 | 2014-05-15 | Asahi Kasei Electronics Co Ltd | デューティ補正回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5481697A (en) | An apparatus for providing a clock signal for a microprocessor at a selectable one of a plurality of frequencies and for dynamically switching between any of said plurality of frequencies | |
| JPH0556085A (ja) | インターフエイス回路 | |
| US4926451A (en) | Timing controller for high-speed digital integrated circuit | |
| JPH04291609A (ja) | クロック切り替え制御装置 | |
| US6667638B1 (en) | Apparatus and method for a frequency divider with an asynchronous slip | |
| JPS63232615A (ja) | クロツク切替回路 | |
| JPH0282812A (ja) | クロック切換方式 | |
| JP2737903B2 (ja) | クロック切替方式 | |
| JPH08330915A (ja) | クロック信号切替回路 | |
| JPH04223729A (ja) | 信号同期化回路装置 | |
| JPH04316234A (ja) | クロック切替回路 | |
| JP2653281B2 (ja) | 多相クロック制御回路 | |
| JPH0277914A (ja) | 多相クロック発生回路 | |
| JPH0738398A (ja) | クロック切替回路 | |
| JPH0424713A (ja) | 電子機器 | |
| JPH09139730A (ja) | エラステックストア | |
| JPH02301222A (ja) | ギヤツプが付随する書込みクロツクからギヤツプのない読出しクロツクへの変換方法および装置 | |
| JPH01290013A (ja) | 非同期クロツク選択同期化回路 | |
| JPH04305719A (ja) | クロック信号切換え回路 | |
| JP2000049577A (ja) | ノイズフィルタおよび半導体集積回路 | |
| JPH1197988A (ja) | クロック切換回路 | |
| JPH0336812A (ja) | 同期回路 | |
| JPH1056362A (ja) | ディジタル信号処理集積回路 | |
| JPH1168726A (ja) | クロック切替え回路 | |
| JPH0795050A (ja) | クロック信号分配方式 |