JPH0424713A - 電子機器 - Google Patents
電子機器Info
- Publication number
- JPH0424713A JPH0424713A JP2124760A JP12476090A JPH0424713A JP H0424713 A JPH0424713 A JP H0424713A JP 2124760 A JP2124760 A JP 2124760A JP 12476090 A JP12476090 A JP 12476090A JP H0424713 A JPH0424713 A JP H0424713A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit
- clock signal
- clock
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 abstract 1
- 230000010355 oscillation Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 2
- 208000032368 Device malfunction Diseases 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は論理回路を持つ電子機器に間する。
［従来の技術］
電子機器の機能を実現するための論理回路は、小型化、
省電力化のために集積回路が用いられている。さらに、
多くの［１ｍを盛り込むためには、一つの集積回路では
実現できないため、複数の集積回路に機能を分割して構
成している場合が多い。
省電力化のために集積回路が用いられている。さらに、
多くの［１ｍを盛り込むためには、一つの集積回路では
実現できないため、複数の集積回路に機能を分割して構
成している場合が多い。
これらの回路が特定のクロック信号に同期して動作する
場合、従来は第２図に示すようにそのクロック信号を生
成する回路を含む第１の集積回路２０１の内部で使用し
ているクロック信号を第２の集積回路２０２や図示しな
い他の回路に供給して全体の回路を動作させていた。
場合、従来は第２図に示すようにそのクロック信号を生
成する回路を含む第１の集積回路２０１の内部で使用し
ているクロック信号を第２の集積回路２０２や図示しな
い他の回路に供給して全体の回路を動作させていた。
［発明が解法しようとする課Ｍ］
このような従来の技術では、クロック信号を出力する第
１の集積回路２０１の出力バッファ２１０による伝搬遅
延と、クロック信号を受ける第２の集積回路２０２の人
力バッファ２１１の伝搬遅延とが重畳される。また、第
１の集積回路２０１が０ＭＯ３の場合、外部のクロック
信号２１２に接続される容量性の負荷が重いと、クロッ
ク信号に大きな遅延を生じる。そのために第１の集積回
路内部２０１のクロック信号２０３と第２の集積回路２
０２内部のクロック信号２０６どの位相差が大きくなり
、特にクロック周波数が高くなると、第１の集積回路２
０１内部の回路２１３でクロック信号に同期して生成さ
れた信号２０５を第２の集積回路２０２内部の回路２１
４でクロック信号による正常な動作ができなくなり、８
ｉ器が誤動作するという問題が生じる。このときのタイ
ミングチャートを第３図に示す。信号２０４の波形は３
０４、第１の集積回路２０１の内部のクロック信号の波
形は３０３、第１の集積回路２０１の内部の回路２１３
で生成された信号２０５の波形は３０５、第２の集積回
路２０２の内部の回路２１４の出力信号２０７として期
待される波形は３０８、出力バッファ２１０と入力バッ
ファ２１１どの伝搬遅延が重畳されることにより遅延し
た第２の集積回路２０２の内部のクロック信号２０６の
波形は３０６、遅延したクロック信号２０６のために期
待と異なる出力となった信号２０７の波形は３０７で示
している。実際の波形３０７は期待する波形３０８と大
きく異なるタイミングで出力されることがわかる。
１の集積回路２０１の出力バッファ２１０による伝搬遅
延と、クロック信号を受ける第２の集積回路２０２の人
力バッファ２１１の伝搬遅延とが重畳される。また、第
１の集積回路２０１が０ＭＯ３の場合、外部のクロック
信号２１２に接続される容量性の負荷が重いと、クロッ
ク信号に大きな遅延を生じる。そのために第１の集積回
路内部２０１のクロック信号２０３と第２の集積回路２
０２内部のクロック信号２０６どの位相差が大きくなり
、特にクロック周波数が高くなると、第１の集積回路２
０１内部の回路２１３でクロック信号に同期して生成さ
れた信号２０５を第２の集積回路２０２内部の回路２１
４でクロック信号による正常な動作ができなくなり、８
ｉ器が誤動作するという問題が生じる。このときのタイ
ミングチャートを第３図に示す。信号２０４の波形は３
０４、第１の集積回路２０１の内部のクロック信号の波
形は３０３、第１の集積回路２０１の内部の回路２１３
で生成された信号２０５の波形は３０５、第２の集積回
路２０２の内部の回路２１４の出力信号２０７として期
待される波形は３０８、出力バッファ２１０と入力バッ
ファ２１１どの伝搬遅延が重畳されることにより遅延し
た第２の集積回路２０２の内部のクロック信号２０６の
波形は３０６、遅延したクロック信号２０６のために期
待と異なる出力となった信号２０７の波形は３０７で示
している。実際の波形３０７は期待する波形３０８と大
きく異なるタイミングで出力されることがわかる。
［課頚を解決するための手段］
本発明ではこのような問題を解決するために、クロック
信号を生成する回路を含む第１の集積回路内部の回路が
、他の集積回路に供給されるために第１の集積回路の外
部に出力されたクロック信号を再び第１の集積回路の内
部に取り込んだクロック信号に同期して動作する論理回
路をもつ。
信号を生成する回路を含む第１の集積回路内部の回路が
、他の集積回路に供給されるために第１の集積回路の外
部に出力されたクロック信号を再び第１の集積回路の内
部に取り込んだクロック信号に同期して動作する論理回
路をもつ。
［実施例］
第１図に本発明の一つの実施例を示す。
第１の集積回路１０１の内部のクロック生成回路１０２
では、異なる２つの周波数の発信源１０３．１０４から
入力される２種類のクロック源の一方をスイッチ１０５
のオン・オフにより選択している。生成されたクロック
信号は一旦第１の集積回路１０１の外部に出力され、第
２の集積回路１０６や図示しない他の回路に供給される
とともに再び第１の集積回路１０１の内部に入力される
。
では、異なる２つの周波数の発信源１０３．１０４から
入力される２種類のクロック源の一方をスイッチ１０５
のオン・オフにより選択している。生成されたクロック
信号は一旦第１の集積回路１０１の外部に出力され、第
２の集積回路１０６や図示しない他の回路に供給される
とともに再び第１の集積回路１０１の内部に入力される
。
第１の集積回路１０１の内部のシフトレジスタ回路１０
２は、この入力されたクロック信号に同期して動作し、
図示しない他の回路からの信号を２クロック分シフトし
た信号を第２の集積回路に供給する。第２の集積回路１
０６の内部の回路にフリップフロップ１０７があり、フ
リップフロップ１０７のデータ入力端子とクロック入力
端子とには、それぞれ第１の集積回路１０１のシフトレ
ジスタ回路の出力信号とクロック生成回路１０２から供
給されるクロック信号とが接続されている。
２は、この入力されたクロック信号に同期して動作し、
図示しない他の回路からの信号を２クロック分シフトし
た信号を第２の集積回路に供給する。第２の集積回路１
０６の内部の回路にフリップフロップ１０７があり、フ
リップフロップ１０７のデータ入力端子とクロック入力
端子とには、それぞれ第１の集積回路１０１のシフトレ
ジスタ回路の出力信号とクロック生成回路１０２から供
給されるクロック信号とが接続されている。
第１の集積回路１０１の内部のシフトレジスタ回路１０
２は、第２の集積回路１０６の内部のフリップフロップ
１０７とほぼ同位相のクロックで動作するため、シフト
レジスタ回路の出力信号はフリップフロップ１０７で、
クロック信号により正しくサンプリングすることができ
る。
２は、第２の集積回路１０６の内部のフリップフロップ
１０７とほぼ同位相のクロックで動作するため、シフト
レジスタ回路の出力信号はフリップフロップ１０７で、
クロック信号により正しくサンプリングすることができ
る。
［発明の効果コ
本発明により、特殊な部品を使用することなく高い周波
数のクロックで電子機器の論理回路が確実に動作する。
数のクロックで電子機器の論理回路が確実に動作する。
第１図は本発明による実施例の図
第２図は従来技術による回路例の図
第３図は第２図の回路のタイミングチャート１０１：第
１の集積回路 １０２：クロック生成回路 １０３：発振源 １０４：１０３と異なる周波数の発振源１０５：スイッ
チ １０６；第２の集積回路 １０７：第２の集積回路の内部のフリップフロップ ２０１：第１の集積回路 ２０２：第２の集積回路 ２０３：第１の集積回路の内部のクロック信号２０４：
図示しない回路からの入力信号２０５・シフトレジスタ
２１３の出力信号２０６ ： ２０７ ＝ ２１０ ＝ ２１１ ： ２１２ ： ３０３ ： ３０４ ＝ ３０５ ＝ ３０６ ： ３０７ ： ３０８： 第２の集積回路の内部のクロック信号 フリップフロップ２１４の出力信号 第１の集積回路の出力バッファ 第２の集積回路の入力バッファ 集積回路の外部のクロック信号 ２０３の波形 ２０４の波形 ２０５の波形 ２０６の波形 ２０７の実際の波形 ２０７の期待する波形 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部 他−名 第３図
１の集積回路 １０２：クロック生成回路 １０３：発振源 １０４：１０３と異なる周波数の発振源１０５：スイッ
チ １０６；第２の集積回路 １０７：第２の集積回路の内部のフリップフロップ ２０１：第１の集積回路 ２０２：第２の集積回路 ２０３：第１の集積回路の内部のクロック信号２０４：
図示しない回路からの入力信号２０５・シフトレジスタ
２１３の出力信号２０６ ： ２０７ ＝ ２１０ ＝ ２１１ ： ２１２ ： ３０３ ： ３０４ ＝ ３０５ ＝ ３０６ ： ３０７ ： ３０８： 第２の集積回路の内部のクロック信号 フリップフロップ２１４の出力信号 第１の集積回路の出力バッファ 第２の集積回路の入力バッファ 集積回路の外部のクロック信号 ２０３の波形 ２０４の波形 ２０５の波形 ２０６の波形 ２０７の実際の波形 ２０７の期待する波形 以上 出願人 セイコーエプソン株式会社 代理人 弁理士 鈴木喜三部 他−名 第３図
Claims (1)
- 【特許請求の範囲】 クロック信号を生成する回路を含む第１の集積回路と
、 第１の集積回路で生成されたクロック信号に同期して動
作する回路を含む第２の集積回路と をもち、 前記第１の集積回路内部の回路が、前記第２の集積回路
に供給されるために前記第１の集積回路の外部に出力さ
れたクロック信号を再び第１の集積回路の内部に取り込
んだクロック信号に同期して作動する論理回路を備えて
いることを特徴とする電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2124760A JPH0424713A (ja) | 1990-05-15 | 1990-05-15 | 電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2124760A JPH0424713A (ja) | 1990-05-15 | 1990-05-15 | 電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0424713A true JPH0424713A (ja) | 1992-01-28 |
Family
ID=14893439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2124760A Pending JPH0424713A (ja) | 1990-05-15 | 1990-05-15 | 電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0424713A (ja) |
-
1990
- 1990-05-15 JP JP2124760A patent/JPH0424713A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0534129B1 (en) | Interface circuit for data transfer | |
| KR940016816A (ko) | 반도체 집적 회로 장치 | |
| EP0319184B1 (en) | Two stage synchronizer | |
| US6023770A (en) | Semiconductor device | |
| JPH03127526A (ja) | 同期化装置 | |
| JPH0424713A (ja) | 電子機器 | |
| US6441666B1 (en) | System and method for generating clock signals | |
| JPH04291609A (ja) | クロック切り替え制御装置 | |
| US6760798B1 (en) | Interface mechanism and method for interfacing a real-time clock with a data processing circuit | |
| KR100241765B1 (ko) | Atm방식의 통신에서 고유번호 생성장치 | |
| US7555083B2 (en) | Synchronizing circuit for stably generating an output signal | |
| US7010072B2 (en) | Aligned clock forwarding scheme | |
| JPH08129428A (ja) | クロック信号供給方式 | |
| JPH09139730A (ja) | エラステックストア | |
| JPH0336812A (ja) | 同期回路 | |
| JPH10163821A (ja) | 初期化回路 | |
| JPH1051297A (ja) | 分周回路装置 | |
| JPH06324757A (ja) | 電子機器 | |
| JP2001267891A (ja) | パルス幅調整回路 | |
| JPH11154848A (ja) | フリップフロップ | |
| JPH10262037A (ja) | クロック乗り換え制御回路 | |
| KR20030059485A (ko) | 노이즈 제거장치 | |
| KR20070071125A (ko) | 동기화 회로 | |
| JPH11202967A (ja) | 半導体集積回路及びクロックカウンタの同期方法 | |
| JP2000163173A (ja) | 出力同時動作低減回路 |