KR0158640B1 - 데이타 버스 제어회로 - Google Patents

Abstract

이 발명은 데이타 버스 제어회로에 관한 것으로, 데이타 버스의 수를 반으로 줄이기 위해, 엑스 인에이블신호와 클럭신호 및 데이타 버스신호를 입력받아 엑스 버스신호를 출력하기 위한 엑스 버스신호 출력부와; 와이 인에이블신호와 클럭신호를 입력받아 상기 엑스 버스신호 출력부로부터의 데이타 버스신호를 래치시켜 와이 버스신호를 출력하기 위한 와이 버스신호 출력부로 구성되어, 한개의 데이타 버스만으로 데이타 제어신호의 출력을 가능하게 함으로써 집적회로의원가절감을 할 수 있는 데이타 버스 제어회로에 관한 것이다.

Description

데이타 버스 제어회로

제1도는 종래의 데이타 버스 제어회로가 적용된 상태를 나타낸 블럭도.

제2도는 종래의 데이타 버스 제어회로의 구성도.

제3도는 종래의 데이타 버스 제어회로의 각부 파형도.

제4도는 이 발명의 실시예에 따른 데이타 버스 제어회로가 적용된 상태를 나타낸 블럭도.

제5도는 이 발명의 실시예에 따른 데이타 버스 제어회로의 구성도.

제6도는 이 발명의 실시예에 따른 데이타 버스 제어회로의 각부 파형도.

* 도면의 주요부분에 대한 부호의 설명

51 : 제1노아 게이트 56 52 : 제1플립플롭

53 : 제2노아 게이트 54 : 제2플립플롭

55 : 래치부 56 : 엑스 버스신호 출력부

57 : 와이 버스신호 출력부

이 발명은 데이타 버스 제어회로에 관한 것으로 더욱 상세히 말하자면, 가산기, 감산기 또는 곱셈기 등의 연산장치를 동작시키기 위해 사용되는 데이타 버스의 수를 줄인 데이타 버스 제어회로에 관한 것이다.

일반적으로 가산기나 곱셈기 등의 연산장치를 동작시키기 위해서는 두종류의 데이타 버스가 필요하다. 이와 같이 데이타 버스를 두종류로 사용하는 것은 데이타 버스의 비트 수가 작을 때에는 문제가 되지 않으나, 데이타 버스의 비트 수가 대용량화 되면 레이아웃 상에서 상당한 면적을 차지할 뿐만 아니라 데이타 버스 출력회로 또한 두 종류의 서로 다른 경로를 지녀야 한다.

그래서 종래의 데이타 버스 제어회로는 비트 수의 증가에 따라 비트 수의 증가 2배분의 로직이 추가되어 칩의 크기가 증가된다.

이하, 첨부된 도면을 참조로 하여 종래의 데이타 버스 제어회로에 관해 설명하기로 한다.

제1도는 종래의 데이타 버스 제어회로가 적용된 상태를 나타낸 블럭도이고, 제2도는 종래의 데이타 버스 제어회로의 구성도이고, 제3도는 종래의 데이타 버스 제어회로의 각부 파형도이다.

제2도에 도시되어 있듯이, 종래의 데이타 버스 제어회로의 구성은, 엑스 인에이블신호와 클럭신호를 입력받아 부정 논리합 연산을 하기 위한 제1노아 게이트(21)와; 상기 제1노아 게이트(21)의 출력신호를 클럭단자(C)로 입력받고, 제1데이타 버스신호를 데이타단자(D)로 입력받아 데이타 버스 제어신호를 출력하기 위한 제1플립플롭(22)과; 와이 인에이블신호와 클럭신호를 입력받아 부정 논리합 연산을 하기 위한 제2노아 게이트(23)와; 상기 제2노아 게이트(23)의 출력신호를 클럭단자(C)로 입력받고, 제1데이타 버스신호를 데이타단자(D)로 입력받아 데이타 버스 제어신호를 출력하기 위한 제2플립플롭(24)으로 이루어진다.

상기 구성에 의한 종래의 데이타 버스 제어회로의 동작을 설명하기로 한다.

먼저, 제1도를 참조하여 종래의 데이타 버스 제어회로가 연산장치와 상호 동작하는 관계를 설명하면 다음과 같다.

제1도에 도시되어 있듯이, 데이타 버스신호 출력회로(1)에서 데이타 버스신호가 각각 출력되어 데이타 버스 제어회로(2)로 입력된다.

다음, 데이타 버스 제어회로(2)로 입력된 두개의 데이타 버스신호는 엑스 버스신호와 와이 버스신호로 변환되어 각각 연산장치(3)로 입력된다.

상기와 같이 데이타 버스 제어회로(2)는 두개의 데이타 버스신호를 입력받아 두개의 버스 제어신호를 출력하고 있다.

이하, 제2도 및 제3도를 참조하여 상기한 종래의 데이타 버스 제어회로의 동작을 상세히 설명하기로 한다.

먼저 사용자에 의해 전원이 인가되면, 상기한 종래의 데이타 버스 제어회로의 동작이 시작된다.

동작이 시작되면 제3도에 도시된 바와 같은 클럭신호가 노아 게이트(21, 23)로 입력된다.

이때, 제3도에 도시된 바와 같은 엑스 인에이블신호 및 와이 인에이블신호가 동시에 인가되면, 제1데이타 버스신호와 제2데이타 버스신호가 각각 제1플립플롭(22) 및 제2플립플롭(24)으로 입력된다.

그러면, 각각의 플립플롭(22, 24)에서는 엑스 버스신호 및 와이 버스제어신호가 각각 출력되어 연산장치로 입력 된다.

상기한 과정에서는 두개의 인에이블 신호가 동시에 입력되는 경우를 설명하였는데, 한개의 인에이블 신호만 입력되면, 그 신호에 해당하는 플립플롭만 동작하여 그에 해당하는 버스 신호가 출력된다. 그러나, 상기한 바와 같이 종래의 데이타 버스 제어회로는 데이타 버스가 두개이기 때문에 비트 수의 증가에 따라 비트증가 2배분의 로직이 추가되어 칩의 크기가 증가되는 단점이 있다.

그러므로 본 발명의 목적은 종래의 단점을 해결하기 위한 것으로, 대용량의 데이타 버스를 필요로 하는 회로에서 데이타 버스를 한 종류로 하여 데이타 버스의 총 수를 절반으로 줄임으로써 칩의 크기를 줄일 수 있는 데이타 버스 제어회로를 제공하고자 하는데 있다.

상기의 목적을 달성하기 위한 이 발명의 구성은, 엑스 인에이블신호와 클럭신호 및 데이타 버스신호를 입력받아 엑스 버스신호를 출력하기 위한 엑스 버스신호 출력부와; 와이 인에이블신호와 클럭신호를 입력받아 상기 엑스 버스신호 출력부로부터의 데이타 버스신호를 래치시켜 와이 버스신호를 출력하기 위한 와이 버스신호 출력부로 이루어져 있다.

이하, 첨부된 도면을 참고로 하여 이 발명을 용이하게 실시할 수 있는 가장 바람직한 실시예를 설명한다.

제4도는 이 발명의 실시예에 따른 데이타 버스 제어회로가 적용된 상태를 나타낸 블럭도이고, 제5도는 이 발명의 실시예에 따른 데이타 버스 제어회로의 구성도이고, 제6도는 이 발명의 실시예에 따른 데이타 버스 제어회로의 각부 파형도이다.

제5도에 도시되어 있듯이, 이 발명의 실시예에 따른 데이타 버스 제어회로의 구성은, 엑스 인에이블신호와 클럭신호를 입력받아 부정 논리합 연산을 하기 위한 제1노아 게이트(51)와; 상기 제1노아 게이트(51)의 출력신호를 클럭단자(C)로 입력받고, 데이타 버스신호를 데이타단자(D)로 입력받아 데이타 버스 제어신호를 출력하기 위한 제1플립플롭(52)과; 와이 인에이블신호와 클럭신호를 입력받아 부정 논리합 연산을 하기 위한 제2노아 게이트(53)와; 상기 제2노아 게이트(53)의 출력신호를 클럭단자(C)로 입력받고, 일정 전압을 데이타단자(D)로 입력받아 클럭신호를 발생시키기 위한 제2플립플롭(54)과; 상기 제2플립플롭(54)의 출력신호를 클럭단자(C)로 인가받고, 데이타 버스신호를 입력단자(I)로 입력받아 와이 버스신호를 출력하기 위한 제3플립플롭(55)로 이루어진다.

상기 제2플립플롭(54)의 데이터(d)로 입력되는 일정전압은 클럭신호의 하이 구간의 전압인 것을 특징으로 한다.

상기 구성에 의한 이 발명의 실시예에 따른 데이타 버스 제어회로의 작용은 다음과 같다.

먼저, 제4도를 참조하여 이 발명의 실시예에 따른 데이타 버스 제어회로가 연산장치와 상호 동작하는 관계를 설명하면 다음과 같다.

제4도에 도시되어 있듯이, 데이타 버스신호 출력회로(41)에서 데이타 버스신호가 출력되어 데이타 버스 제어회로(42)로 입력된다.

다음, 데이타 버스 제어회로(42)로 입력된 데이타 버스신호는 엑스 버스신호와 와이 버스신호로 변환되어 각각 연산장치(43)로 입력된다.

상기와 같이 데이타 버스 제어회로(42)는 한개의 데이타 버스신호를 입력받아 두개의 버스 제어신호를 출력하고 있다.

여기에서, 데이타 버스신호 출력회로에서 출력되는 데이타 버스 신호에는 엑스 데이타 버스 신호와 와이 데이타 버스 신호가 미리 정해진 순서대로 보내진다.

이하, 제5도 및 제6도를 참조하여 이 발명의 실시예에 따른 데이타 버스 제어회로의 동작을 상세히 설명하기로 한다.

먼저 사용자에 의해 전원이 인가되면, 이 발명의 실시예에 따른 데이타 버스 제어회로의 동작이 시작된다.

동작이 시작되면 제6도에 도시된 바와 같은 클럭신호가 엑스 버스신호 출력부(56) 및 와이 버스신호 출력부(57)의 노아 게이트(51, 53)로 입력된다.

이때, 제6도에 도시한 바와 같은 파형을 가진 엑스 인에이블신호 및 와이 인에이블신호가 동시에 인가되면, 노아 게이트(51, 53)의 출력은 클럭 신호와 엑스 인에이블신호 및 와이 인에이블신호가 로우인 위치에서 각각 하이 상태로 된다.

그러면, 노아 게이트(52)의 출력은 플립플롭(52)의 클럭(C)으로 입력되고, 데이타 버스신호에서 그 때의 타이밍에 해당하는 엑스 데이타 버스 신호가 제1플립플롭(52)의 데이터로 입력되고, 엑스 버스 신호로 출력되며, 이때의 파형이 제6도에 도시되어 있다. 다음, 엑스 버스신호는 연산장치(43)로 입력 된다.

한편, 노아 게이트(53)가 하이 출력은 플립플롭(54)의 클럭으로 입력된다. 그러면, 플립플롭(54)은 하이 신호를 출력하며, 이 신호는 플립플롭(55)의 클럭으로 입력된다.

다음, 플립플롭(55)은 클럭의 입력에 따라 데이타 버스신호에서 그때의 타이밍에 해당되는 와이 데이타 버스신호를 데이터로 입력받아 와이 버스 신호로 출력하며, 이때의 파형은 제6도에 도시되어 있다. 다음, 와이 버스 신호는 연산장치(43)로 전달된다.

상기한 과정에서는 엑스, 와이 인에이블 신호가 동시에 입력되는 경우를 설명하였는데, 한개의 인에이블 신호만 입력되면, 그 신호에 해당하는 플립플롭만 동작하여 그에 해당하는 버스 신호가 출력된다.

따라서, 데이타 버스 신호는 타이밍을 정확히 조절하여 엑스 데이타 버스 신호와 와이 데이타 버스 신호를 보내야 한다.

이상에서와 같이, 이 발명의 실시예에서 한개의 데이타 버스만으로 데이타 제어신호의 출력을 가능하게 함으로써 집적회로의원가절감을 할 수 있는 효과를 가진 데이타 버스 제어회로를 제공할 수 있다.

Claims (4)

1. 데이터 버스 출력회로로 부터 데이타 버스신호를 입력받아, 엑스 버스신호와 와이 버스신호로 연산장치로 전달하는 데이타 버스 제어회로에 있어서, 엑스 인에이블신호 및 클럭신호에 따라 데이타 버스신호를 엑스 버스신호로 출력하기 위한 엑스 버스신호 출력부와; 와이 인에이블신호와 상기 클럭신호를 입력받아 일정시간 지연시킨 후, 그 지연출력신호에 따라 상기 데이타 버스신호를 와이 버스신호로 출력하기 위한 와이 버스신호 출력부로 구성되어 짐을 특징으로 하는 데이타 버스 제어회로.
2. 제1항에 있어서, 상기한 엑스 버스신호 출력부는, 상기 엑스 인에이블신호와 상기 클럭신호를 입력받아 부정 논리합 연산을 하기 위한 제1노아 게이트와; 상기 제1노아 게이트의 출력신호를 클럭으로 입력받고, 상기 데이타 버스신호를 데이타로 입력받아 데이타 버스 제어신호로 출력하기 위한 제1플립플롭으로 이루어지는 것을 특징으로 하는 데이타 버스 제어회로.
3. 제2항에 있어서, 상기한 와이 버스신호 출력부는, 상기 와이 인에이블신호와 상기 클럭신호를 입력받아 부정 논리합 연산을 하기 위한 제2노아 게이트와; 상기 제2노아 게이트의 출력신호를 클럭으로 입력받고, 입력되는 클럭에 따라 일정 전압을 데이타로 입력받아 출력하는 제2플립플롭과; 상기 제2플립플롭의 출력신호를 클럭으로 입력받고, 클럭에 따라 상기 데이타 버스신호를 데이터로 입력받아 와이 버스신호로 출력하기 위한 제3플립플롭으로 이루어지는 것을 특징으로 하는 데이타 버스 제어회로.
4. 제3항에 있어서, 상기한 제3플립플롭은 엑스 인에이블 신호와 와이 인에이블 신호가 동시에 입력된 경우, 상기 제2플립플롭의 지연에 따라 상기 엑스 버스신호가 출력된 후에 와이 버스신호를 출력하는 것을 특징으로 하는 데이타 버스 제어회로.