KR970002686A - 데이타 버스 제어회로 - Google Patents

데이타 버스 제어회로 Download PDF

Info

Publication number
KR970002686A
KR970002686A KR1019950018272A KR19950018272A KR970002686A KR 970002686 A KR970002686 A KR 970002686A KR 1019950018272 A KR1019950018272 A KR 1019950018272A KR 19950018272 A KR19950018272 A KR 19950018272A KR 970002686 A KR970002686 A KR 970002686A
Authority
KR
South Korea
Prior art keywords
signal
output
bus
data bus
receiving
Prior art date
Application number
KR1019950018272A
Other languages
English (en)
Other versions
KR0158640B1 (ko
Inventor
최광주
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950018272A priority Critical patent/KR0158640B1/ko
Publication of KR970002686A publication Critical patent/KR970002686A/ko
Application granted granted Critical
Publication of KR0158640B1 publication Critical patent/KR0158640B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Landscapes

  • Bus Control (AREA)
  • Information Transfer Systems (AREA)

Abstract

이 발명은 데이타 버스 제어회로에 관한 것으로, 데이타 버스의 수를 반으로 줄이기 위해, 엑스 인에이블신호와 클럭신호 및 데이타 버스신호를 입력받아 엑스 버스신호를 출력하기 위한 엑스 버스신호 출력부와; 와이 인에이블신호와 클럭신호를 입력받아 상기 엑스 버스신호 출력부로부터의 데이타 버스신호를 래치시켜 와이 버스신호를 출력하기 위한 와이 버스신호 출력부로 구성되어, 한개의 데이타 버스만으로 데이타 제어신호의 출력을 가능하게 함으로써 집적회로의 원가절감을 할 수 있는 데이타 버스 제어회로에 관한 것이다.

Description

데이타 버스 제어회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 이 발명의 실시예에 따른 데이타 버스 제어회로가 적용된 상태를 나타낸 블럭도, 제5도는 이 발명의 실시예에 따른 데이타 버스 제어회로의 구성도.

Claims (4)

  1. 엑스 인에이블신호와 클럭신호 및 데이타 버스신호를 입력받아 엑스버스신호를 출력하기 위한 엑스 버스 신호 출력부와; 와이 인에이블신호와 클럭신호를 입력받아 상기 엑스 버스신호 출력부로부터의 데이타 버스신호를 래치시켜 와이 버스신호를 출력하기 위한 와이 버스신호 출력부로 구성되어 짐을 특징으로 하는 데이타 버스 제어회로.
  2. 제1항에 있어서, 상기한 엑스 버스신호 출력부는, 에긋 인에이블신호와 클럭신호를 입력받아 논리합 연산을 하기 위한 제1오아 게이트(51)와; 상기 제1오아 게이트(51)의 출력신호를 클럭단자(C)로 입력받고, 데이타 버스신호를 데이타단자(D)로 입력받아 데이타 버스 제어신호를 출력하기 위한 제1플립플롭(52)으로 이루어지는 것을 특징으로 하는 데이타 버스 제어회로.
  3. 제1항에 있어서, 상기한 와이 버스신호 출력부는, 와이 인에이블신호와 클럭신호를 입력받아 논리합 연산을 하기 위한 제2오아게이트(53)와; 상기 제2오아 게이트(53)의 출력신호를 클럭(C)로 입력받고, 일정 전압을 데이타단자(D)로 입력받아 클럭신호를 발생시키기 위한 제2플립플롭(54)과; 상기 제2플립플롭(54)의 출력신호를 클럭단자(C)로 인가받고, 데이타 버스신호를 입력단자(1)로 입력받아 와이 버스신호를 출력하기 위한 래치부(55)로 이루어지는 것을 특징으로 하는 데이타 버스 제어회로.
  4. 제3항에 있어서, 상기한 래치부는 엑스 버스신호가 출력된 후에 와이 버스신호가 출력되도록 신호의 지연작용을 하는 것을 특징으로 하는 데이타 버스 제어회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950018272A 1995-06-29 1995-06-29 데이타 버스 제어회로 KR0158640B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950018272A KR0158640B1 (ko) 1995-06-29 1995-06-29 데이타 버스 제어회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950018272A KR0158640B1 (ko) 1995-06-29 1995-06-29 데이타 버스 제어회로

Publications (2)

Publication Number Publication Date
KR970002686A true KR970002686A (ko) 1997-01-28
KR0158640B1 KR0158640B1 (ko) 1998-12-15

Family

ID=19418842

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950018272A KR0158640B1 (ko) 1995-06-29 1995-06-29 데이타 버스 제어회로

Country Status (1)

Country Link
KR (1) KR0158640B1 (ko)

Also Published As

Publication number Publication date
KR0158640B1 (ko) 1998-12-15

Similar Documents

Publication Publication Date Title
KR950009450A (ko) 데이타 동기 시스템 및 방법
KR960036332A (ko) 논리회로
KR960018901A (ko) 피이드백 래치 및 피이드백 래치의 피이드백 동작 형성 방법
KR920015260A (ko) 구동회로
KR850008567A (ko) 반도체 집적회로
KR970002686A (ko) 데이타 버스 제어회로
KR970076821A (ko) 래치회로
KR980006892A (ko) 입력 버퍼 회로
KR970014002A (ko) 신호 버스상에의 대기 상태 삽입을 개시하는 제어기(controller for initiating insertion of wait states on a signal bus)
KR950010943B1 (ko) 마이크로 콘트롤러의 입출력 제어회로
KR970049289A (ko) 제어가능한 하드웨어 리셋 회로
KR960039640A (ko) 입출력 신호 전파지연이 감소된 논리 및 기억회로를 포함하는 장치 및 그 장치를 제공하는 방법
KR970004648A (ko) 클럭신호 선택 출력회로
KR960006272A (ko) 주/종속 플립-플롭
KR970013760A (ko) 인에이블 단자가 있는 배타적 오아 회로와 배타적 노아 회로
KR970055381A (ko) D 타입 플립플롭 회로
KR970049619A (ko) 인터페이스
KR970003222A (ko) 셀프 타임드에 의한 논리 조합 회로
KR940017188A (ko) 데이타의 로드 및 시프트 가능한 1비트 레지스터
KR970055487A (ko) 가변형 슬루율 제어 로직회로
KR970051304A (ko) 반도체 메모리 장치의 데이터 입 / 출력 회로
KR890017612A (ko) 프로그램머블 로직 콘트롤러의 프로그램 카운터
KR940012838A (ko) 입출력신호가 동일단자에서 구현되는 스위칭회로
KR970049549A (ko) 마이크로 콘트롤러의 내부 버스 데이타 모니터링 회로
KR970076207A (ko) 마이크로프로세서(Micro-Procesor)의 입력단 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee