KR980006892A - 입력 버퍼 회로 - Google Patents
입력 버퍼 회로 Download PDFInfo
- Publication number
- KR980006892A KR980006892A KR1019960026323A KR19960026323A KR980006892A KR 980006892 A KR980006892 A KR 980006892A KR 1019960026323 A KR1019960026323 A KR 1019960026323A KR 19960026323 A KR19960026323 A KR 19960026323A KR 980006892 A KR980006892 A KR 980006892A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- unit
- doe
- input
- data output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dram (AREA)
- Static Random-Access Memory (AREA)
- Logic Circuits (AREA)
Abstract
본 발명은 버퍼 회로에 있어서, 출력 노이즈에 의한 입력 버퍼 내의 오동작을 막기 위하여, 출력 노이즈가 최고조에 달했을 경우 입력 신호의 변화를 무시하고, 최초의 입력 신호 변화에만 반응 후 출력 노이즈가 감소하면 다시 입력 신호의 변화에 동작하도록 하여, 출력 노이즈가 상대적으로 많은 다출력메모리 소자의 입력 특성을 개선할 수 있는 입력 버퍼 회로에 관한 것으로,신호를 입력하는 버퍼 입력부와, 외부로부터 DOE 신호를 입력하여 소정 시간 동안 딜레이시켜 주기 위한 데이터 출력 인에이블 감금부 및, 데이터출력 인에이블 잠금부로부터 딜레이되어 인가되는 DOE 신호에 따라서 버퍼 입력부로부터 인가되는
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 일 실시예에 따른 입력 버퍼 회로의 동작 타이밍도를 나타낸 도면.
Claims (5)
- 신호를 입력하는 버터 입력부와, DOE 신호를 입력하여 소정 시간 동안 딜레이시켜 주기 위한 데이터 출력 인에이블 감금부 및, 데이터출력 인에이블잠금부로부터 딜레이되어 인가되는 DOE 신호에 따라서 버퍼 입력부로부터 인가되는신호를 출력하기 위한 버퍼 출력부를 포함하는 것을 특징으로 하는 입력 버퍼 회로.
- 제 1 항에 있어서, 상기 데이터 출력 인에이블 잠금부는 외부로부터 인가되는 DOE신호를 소정 시간 동안 딜레이하기 위한 오드 딜레이부와, 외부로부터 인가되는 DOE 신호와 오드 딜레이부로부터 딜레이된 DOE 신호를 논리 낸드하기 위한 제 1 낸드게이트와, 상기 제 1 낸드게이트의 출력을 반전시켜 주기 위한 제 3 인버터 및 제 4 인버터로 구성된 것을 특징으로 하는 입력 버퍼 회로.
- 제 1 항 또는 제 2 항에 있어서, 상기 오드 딜레이부에 의한 DOE 신호의 딜레이시간은 12㎱~15㎱인 것을 특징으로 하는 입력 버퍼 회로.
- 제 1 항에 있어서, 상기 버퍼 출력단은 상기 버퍼 입력단 및 상기 데이터 출력 인에이블 잠금부로부터 입력되는 신호를 입력하여 논리 낸드하기 위한 제 2 낸드게이트와, 상기 제 2 낸드게이트의 출력을 반전시켜신호를 출력하는 제 5 인버터 및 제 6 인버터를 구비하여 구성된 것을 특징으로 하는 입력 버퍼 회로.
- 제 1 항 또는 제 4 항에 있어서, 상기 버퍼 출력단의 상기 제 2 낸드게이트는 상기 데이터 출력 인에이블 잠금부로부터 입력되는 신호에 입력버퍼로부터신호를 소정시간이 경과한 후 제 5 인버터로 출력하는 것을 특징으로 하는 입력 버퍼 회로.※참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960026323A KR100231431B1 (ko) | 1996-06-29 | 1996-06-29 | 입력 버퍼 회로 |
JP9183143A JPH1064268A (ja) | 1996-06-29 | 1997-06-24 | 半導体メモリ素子の入力バッファ回路 |
US08/882,326 US5978310A (en) | 1996-06-29 | 1997-06-25 | Input buffer for a semiconductor memory device |
DE19727424A DE19727424B4 (de) | 1996-06-29 | 1997-06-27 | Eingabepuffer für ein Halbleiterspeicherbauelement |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960026323A KR100231431B1 (ko) | 1996-06-29 | 1996-06-29 | 입력 버퍼 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980006892A true KR980006892A (ko) | 1998-03-30 |
KR100231431B1 KR100231431B1 (ko) | 1999-11-15 |
Family
ID=19465076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960026323A KR100231431B1 (ko) | 1996-06-29 | 1996-06-29 | 입력 버퍼 회로 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5978310A (ko) |
JP (1) | JPH1064268A (ko) |
KR (1) | KR100231431B1 (ko) |
DE (1) | DE19727424B4 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100408959B1 (ko) * | 2000-01-20 | 2003-12-11 | 미쓰비시덴키 가부시키가이샤 | 특수 모드용 내부 클럭 신호 발생 수단을 마련한 반도체기억 장치 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7362144B2 (en) * | 2003-07-31 | 2008-04-22 | Etron Technology, Inc. | Low jitter input buffer with small input signal swing |
US7713380B2 (en) * | 2004-01-27 | 2010-05-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and apparatus for backside polymer reduction in dry-etch process |
KR100612950B1 (ko) * | 2004-04-22 | 2006-08-14 | 주식회사 하이닉스반도체 | 외부클럭을 사용한 디램의 라스타임 제어회로 및 라스타임제어방법 |
JP4404756B2 (ja) | 2004-12-07 | 2010-01-27 | Okiセミコンダクタ株式会社 | 半導体集積回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2818203B2 (ja) * | 1988-08-26 | 1998-10-30 | 株式会社東芝 | ダイナミック型メモリ及びダイナミック型メモリシステム |
KR920004385B1 (ko) * | 1989-11-18 | 1992-06-04 | 삼성전자 주식회사 | 파워 전원공급시 체인 프리챠아지 회로 |
US5019724A (en) * | 1989-12-20 | 1991-05-28 | Sgs-Thomson Microelectronics, Inc. | Noise tolerant input buffer |
US5270970A (en) * | 1991-03-15 | 1993-12-14 | Motorola, Inc. | Memory device having a buffer for gating data transmissions |
KR960001863B1 (ko) * | 1993-04-08 | 1996-02-06 | 삼성전자주식회사 | 반도체 메모리장치의 라이트신호 입력버퍼 |
JPH07326191A (ja) * | 1994-05-31 | 1995-12-12 | Mitsubishi Electric Corp | 半導体記憶装置 |
KR0157901B1 (ko) * | 1995-10-05 | 1998-12-15 | 문정환 | 출력 제어 회로를 포함하는 디램 |
-
1996
- 1996-06-29 KR KR1019960026323A patent/KR100231431B1/ko not_active IP Right Cessation
-
1997
- 1997-06-24 JP JP9183143A patent/JPH1064268A/ja active Pending
- 1997-06-25 US US08/882,326 patent/US5978310A/en not_active Expired - Lifetime
- 1997-06-27 DE DE19727424A patent/DE19727424B4/de not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100408959B1 (ko) * | 2000-01-20 | 2003-12-11 | 미쓰비시덴키 가부시키가이샤 | 특수 모드용 내부 클럭 신호 발생 수단을 마련한 반도체기억 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR100231431B1 (ko) | 1999-11-15 |
DE19727424A1 (de) | 1998-01-02 |
DE19727424B4 (de) | 2006-10-19 |
US5978310A (en) | 1999-11-02 |
JPH1064268A (ja) | 1998-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920009082A (ko) | 천이에 의해 래치하는 어드레스 버퍼 회로와 그 버퍼링을 제어하는 방법 | |
KR980006892A (ko) | 입력 버퍼 회로 | |
KR970012754A (ko) | 반도체 메모리 및 그 기입 방법 | |
KR970076814A (ko) | 어드레스 트랜지션 검출 회로를 갖는 펄스 발생 회로 | |
KR890010922A (ko) | Dc 테스트 기능을 갖춘 반도체 집적회로 | |
KR0135488B1 (ko) | 동기카운터 및 그 캐리전파방법 | |
KR970076821A (ko) | 래치회로 | |
KR0157880B1 (ko) | 클럭 스큐 제거장치 | |
KR0179913B1 (ko) | 출력 인에이블 신호 발생 회로 | |
US6278292B1 (en) | Intergrated circuit | |
KR950024431A (ko) | 스태틱 램(sram)의 어드레스 입력회로 | |
KR0166834B1 (ko) | 노이즈 제거 입력회로 | |
KR100660833B1 (ko) | 타이밍 마진을 확보할 수 있으며 전력잡음 및 전력소모를감소시킬 수 있는 입출력제어 클럭 생성방법 및 이에 따라구현된 반도체 메모리장치 | |
KR970071804A (ko) | 어드레스 천이 검출회로를 포함하는 반도체 메모리 장치 | |
US6842060B2 (en) | Digital control logic circuit having a characteristic of time hysteresis | |
KR960039627A (ko) | 동기식 메모리소자의 입력버퍼 | |
KR960039640A (ko) | 입출력 신호 전파지연이 감소된 논리 및 기억회로를 포함하는 장치 및 그 장치를 제공하는 방법 | |
KR980005003A (ko) | 반도체 메모리 소자의 어드레스 변환 감지 장치 | |
KR980006891A (ko) | 반도체 메모리장치의 카스(casb) 버퍼회로 | |
KR970067360A (ko) | 메모리장치의 어드레스 천이 검출회로 | |
KR970067359A (ko) | 메모리의 어드레스 천이 검출회로 | |
KR980004979A (ko) | 반도체 메모리 장치 | |
KR960016137A (ko) | 어드레스 스트로브 신호의 완충장치 | |
KR970019079A (ko) | 클럭버퍼(Clock Buffer)회로 | |
KR970053948A (ko) | 비동기 입력 펄스의 폭을 확장하는 확장 블럭회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130723 Year of fee payment: 15 |
|
FPAY | Annual fee payment |
Payment date: 20140723 Year of fee payment: 16 |
|
LAPS | Lapse due to unpaid annual fee |