KR960016137A - 어드레스 스트로브 신호의 완충장치 - Google Patents
어드레스 스트로브 신호의 완충장치 Download PDFInfo
- Publication number
- KR960016137A KR960016137A KR1019940025485A KR19940025485A KR960016137A KR 960016137 A KR960016137 A KR 960016137A KR 1019940025485 A KR1019940025485 A KR 1019940025485A KR 19940025485 A KR19940025485 A KR 19940025485A KR 960016137 A KR960016137 A KR 960016137A
- Authority
- KR
- South Korea
- Prior art keywords
- strobe signal
- latch
- input
- input means
- latch means
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
본 발명의 어드레스 스트로브 신호의 완충장치는 메모리 장치에 사용되어 고속으로 어드레스 스트로브 신호가 입력되는 경우에도 디코드의 구동시간을 보장할 수 있도록 한다. 이를 위하여, 외부로 부터 어드레스 스트로브 신호를 입력받는 입력수단과, 상기 입력수단으로 부터 신호의 제1논리상태를 래치하기 위한 래치수단과, 상기 래치수단의 출력을 지연하여 상기 래치수단쪽으로 귀환시켜 상기 래치수단에서 출력되는 제1논리상태의 스트로브 신호가 적어도 일정기간의 폭을 갖도록 하는 지연 수단을 구비한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1실시예에 따른 어드레스 스트로브 버퍼의 회로도.
Claims (7)
- 스트로브 신호를 입력하기 위한 입력수단과, 상기 입력수단으로 부터의 상기 스트로브 신호의 제1논리상태를 출력라인쪽으로 래치하기 위한 래치수단과, 상기 래치수단의 출력을 상기 래치수단쪽으로 귀환시켜 상기 래치수단에서 출력되는 제1논리상태의 스트로브 신호가 적어도 일정기간의 폭을 갖도록 하는 초기화 수단을 구비한 것을 특징으로 하는 어드레스 스트로브 신호의 완충장치.
- 제1항에 있어서, 상기 초기화 수단이, 상기 래치수단의 출력을 일정시간 동안 지연시키고 상기 지연된 래치수단의 출력을 상기 래치수단의 입력쪽으로 귀환시키는 지연수단을 구비한 것을 특징으로 하는 어드레스 스트로브 신호의 완충장치.
- 스트로브 신호를 입력하기 위한 입력수단과, 상기 입력수단으로 부터의 상기 스트로브 신호의 제1논리상태를 출력라인쪽으로 래치하기 위한 래치수단과, 상기 입력수단으로 부터의 신호를 입력하여 상기 래치수단쪽으로 출력시켜 상기 래치수단에서 출력되는 제1논리상태의 스트로브 신호가 적어도 일정기간의 폭을 갖도록, 상기 입력수단으로 부터의 스트로브 신호의 시작부분 및 종료부분에서 부터 일정 지정기간 제1논리를 갖는 펄스를 발생하는 펄스발생수단을 구비한 것을 특징으로 하는 어드레스 스트로브 신호의 완층장치.
- 제3항에 있어서, 상기 필스발생수단이, 입력수단으로 부터의 스트로브 신호를 일정기간동안 지연하는 지연수단과, 상기 입력수단으로 부터의 스트로브 신호와 상기 지연수단으로 부터의 신호를 입력하여 논리조합하는 제1논리조합수단과, 상기 입력수단으로 부터의 스트로브 신호와 상기 제1논리조합수단으로 부터의 신호를 입력하여 논리조합하는 제2논리조합수단을 구비한 것을 특징으로 하는 어드레스 스트로브 신호의 완충장치.
- 제3항에 있어서, 상기 입력수단과 상기 래치수단 및 펄스발생수단의 사이에 접속되어 상기 입력수단으로 부터의 스트로브 신호를 완충하여 완충된 스트로브 신호를 상기 래치수단 및 필스발생수단에 공급하는 완충수단을 추가로 구비한 것을 특징으로 하는 어드레스 스트로브 신호의 완충장치.
- 제4항에 있어서, 상기 제1논리조합 수단이 NOR게이터를 포함하는 것을 특징으로 하는 어드레스 스트로브 신호의 완충장치.
- 제4항에 있어서, 상기 제2논리조합 수단이 NOR게이터를 포함한 것을 특징으로 하는 어드레스 스트로브 신호의 완충장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940025485A KR0166493B1 (ko) | 1994-10-05 | 1994-10-05 | 어드레스 스트로브 신호의 완충장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940025485A KR0166493B1 (ko) | 1994-10-05 | 1994-10-05 | 어드레스 스트로브 신호의 완충장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960016137A true KR960016137A (ko) | 1996-05-22 |
| KR0166493B1 KR0166493B1 (ko) | 1999-02-01 |
Family
ID=19394484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940025485A KR0166493B1 (ko) | 1994-10-05 | 1994-10-05 | 어드레스 스트로브 신호의 완충장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0166493B1 (ko) |
-
1994
- 1994-10-05 KR KR1019940025485A patent/KR0166493B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0166493B1 (ko) | 1999-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950035078A (ko) | 플립플롭 회로 | |
| KR930018856A (ko) | 제어된 출력레벨을 가지는 출력 버퍼 | |
| KR940017201A (ko) | 데이타 출력 버퍼 | |
| KR950001777A (ko) | 반도체 기억 장치 | |
| KR960016137A (ko) | 어드레스 스트로브 신호의 완충장치 | |
| KR940026965A (ko) | 컬럼 어드레스 천이 검출회로 | |
| KR980006892A (ko) | 입력 버퍼 회로 | |
| KR100293730B1 (ko) | 데이타출력버퍼 | |
| KR950024431A (ko) | 스태틱 램(sram)의 어드레스 입력회로 | |
| KR960027286A (ko) | 컬럼 디코더를 동작시키는 펄스신호 발생장치 | |
| KR0157880B1 (ko) | 클럭 스큐 제거장치 | |
| KR970019061A (ko) | 데이타 출력버퍼 | |
| KR980005003A (ko) | 반도체 메모리 소자의 어드레스 변환 감지 장치 | |
| KR970002674A (ko) | 멀티-비트 데이타 출력 완충장치 | |
| KR970012741A (ko) | 반도체 메모리 장치의 행 어드레스 버퍼 | |
| KR980004983A (ko) | 단일화된 제어펄스 발생회로 | |
| KR960039627A (ko) | 동기식 메모리소자의 입력버퍼 | |
| KR980004979A (ko) | 반도체 메모리 장치 | |
| KR950009404A (ko) | 데이타 출력 버퍼 | |
| KR960025773A (ko) | 칼럼 어드레스 스트로브 신호 래치 업 방지회로 | |
| KR970055479A (ko) | 반도체 메모리소자의 데이타 출력버퍼 회로 | |
| KR970071804A (ko) | 어드레스 천이 검출회로를 포함하는 반도체 메모리 장치 | |
| KR970051256A (ko) | 반도체 메모리 장치의 고속 데이타 액세스 방법 | |
| KR970012731A (ko) | 반도체 메모리 장치의 내부컬럼어드레스스트로우브 신호 제어 클럭 발생회로 | |
| KR950006857A (ko) | 반도체 메모리 장치의 어드레스 변환 감지 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |