KR100612950B1 - 외부클럭을 사용한 디램의 라스타임 제어회로 및 라스타임제어방법 - Google Patents

외부클럭을 사용한 디램의 라스타임 제어회로 및 라스타임제어방법 Download PDF

Info

Publication number
KR100612950B1
KR100612950B1 KR1020040027914A KR20040027914A KR100612950B1 KR 100612950 B1 KR100612950 B1 KR 100612950B1 KR 1020040027914 A KR1020040027914 A KR 1020040027914A KR 20040027914 A KR20040027914 A KR 20040027914A KR 100612950 B1 KR100612950 B1 KR 100612950B1
Authority
KR
South Korea
Prior art keywords
lath
time control
comparison
delay time
control signal
Prior art date
Application number
KR1020040027914A
Other languages
English (en)
Other versions
KR20050102507A (ko
Inventor
박정훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040027914A priority Critical patent/KR100612950B1/ko
Priority to US11/024,984 priority patent/US7145814B2/en
Publication of KR20050102507A publication Critical patent/KR20050102507A/ko
Application granted granted Critical
Publication of KR100612950B1 publication Critical patent/KR100612950B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals

Abstract

종래의 라스 지연 고정 회로는 구성부분을 이루는 인버터 및 커패시터 각각이 온도나 습도 등의 외부환경에 따라 그 특성값의 변경에 따라 지연 시간값이 심하게 변동한다는 문제점이 있었다.
본 발명은 외부 클럭의 입력회수를 기준으로 정확한 지연 시간값을 가지는 라스타임 지연 고정 회로를 제공함을 그 목적으로 한, 외부로부터 입력받은 클럭의 개수를 헤아리는 카운터와, 상기 카운터가 헤아린 개수를 판단하는 비교부를 포함하고, 라스타임을 제어하는 라스제어부가 상기 비교부의 판단결과로서 최소 라스타임을 결정하는 것을 특징으로 하는 라스타임 제어회로이다.
라스타임, 라스지연시간, tRAS Lock, 지연회로, 지연시간고정

Description

외부클럭을 사용한 디램의 라스타임 제어회로 및 라스타임 제어방법{RAS TIME CONTROL CIRCUIT AND METHOD OF DRAM USING EXTERNAL CLOCK}
도 1은 디램의 전체 구조도,
도 2는 본 발명의 제1 실시예의 라스타임 제어회로의 블럭도,
도 3는 본 발명의 제2 실시예의 라스타임 제어회로의 블럭도,
도 4는 본 발명의 제3 실시예의 라스타임 제어회로의 블럭도,
도 5는 본 발명의 제4 실시예의 라스타임 제어회로의 블럭도,
도 6은 본 발명의 카운터의 내부 구조도,
도 7은 본 발명의 카운터의 입력단의 상세 구조도,
도 8은 본 발명의 비교기의 내부 구조도,
도 9는 제 2 실시예 및 제4 실시예의 클럭 카운팅 스위치의 내부 구조도,
도 10은 본 발명의 라스제어부의 내부 구조를 나타낸 도면,
도 11은 본 발명의 제1 실시예의 라스타임 제어회로의 라스타임 제어 흐름도,
도 12는 본 발명의 제3 실시예의 라스타임 제어회로의 라스타임 제어 흐름도.
본 발명은 외부클럭을 사용하여 디램의 라스(RAS : Row Active Strobe)신호의 최소 지연시간(tRASmin)을 안정화시키는 장치에 관한 것으로, 특히 외부 클럭을 카운트하는 클럭 카운터 및 비교부를 사용하여 디램 내부 라스신호의 최소지연시간을 제어하는 장치 및 방법에 관한 것이다.
디램(DRAM :Dynamic Random Acess Memory)은 한개의 트랜지스터 및 한개의 커패시터로 이루어진 구조를 갖는 휘발성 메모리 소자이다. 셀 커패시터에 저장된 전하는 저장 노드의 접합 누설 전류로 빠져나가게 되어 데이터 '1'이 파괴되기 때문에 주기적으로 재충전(Refresh)을 해 줌으로써 셀에 저장된 데이터를 유지한다.
디램은 리드/라이트(read/write) 동작시에 외부로부터 어드레스를 입력받게 되는데, 로(row) 어드레스와 컬럼(column) 어드레스로 나우어 입력받음으로써, 입출력 핀의 절감 및 제어효율의 증대라는 이점을 보고 있다.
디램의 리프레시/리드/라이트 동작시에는 먼저 로(row) 어드레스를 확인시켜주는 라스(RAS :Row Address Strobe)신호에 따라 해당 로(row) 어드레스 워드라인에 연결된 모든 메모리셀의 데이타를 활성화시키고, 카스(CAS :Column Address Strobe)신호를 활성화시켜 입력받은 컬럼 어드레스에 해당하는 셀을 리프레시하거나, 데이터를 읽거나, 기록하게 된다.
그런데, 비교적 속도가 느린 저장 커패시터 특성 및 재충전의 필요성 때문에 디램의 동작이 원할이 수행되기 위해서는 하나의 동작이후 다음 동작까지 일정한 시간간격이 필요하게 된다. 즉, 상기 라스 신호가 충분한 시간 동안 지속되어야 한다. 만일 이전 동작이 완료되기 전에 다음 동작을 위한 라스 신호가 입력되는 경우 오작동의 가능성이 높아진다. 이를 위한 시간 특성값이 라스타임(tRAS)인데, 상기 라스타임(tRAS)은 라스가 로우(low)로 활성화되어 있는 시간을 의미하며, 리드 위드 오토프리차지(Read with auto precharge) 동작이나 오토 리프레시(Auto refresh) 동작 또는 셀프 리프레시(self refresh) 동작 등의 디램 동작시 필요한 최소한의 라스타임값(tRAS)을 최소라스타임(tRASmin)이라 한다.
상기 최소라스타임(tRASmin)을 확보하기 위해서는, 디램칩 내부에서 외부로부터 받은 라스 신호를 충분히 유지시켜주는 회로(tRAS Lock)를 구비해야 한다. 상기 회로는 외부 라스의 실제 지연시간과 무관하게 디램 내부에서 사용되는 내부라스 신호를 상기 최소라스타임(tRASmin) 만큼 충분히 유지시켜주는 회로이며, 종래의 시스템에서는 인버터와 커패시터를 이용한 지연회로를 사용하여 구현되었다.
그러나, 종래의 라스 지연회로를 구성하는 인버터 및 커패시터 각각은 온도나 습도 등 외부환경에 따라 그 특성값의 변경되며, 따라서 지연 시간값이 심하게 변동한다는 문제점이 있었다.
또한, 종래의 라스 지연회로는 디램의 각 동작마다 동일한 최소라스타임(tRASmin)을 적용하게 되는데, 리드위드 오토프리차지 동작의 경우는 하나의 뱅크만 액티브시키면 되지만 오토 리프레시 동작이나 셀프 리프레시 동작은 모든 뱅크를 액티브 시켜야 하기 때문에 워드라인의 전압이 더 강하하게 된다. 이 러한 경우에 동일한 최소라스타임(tRASmin)를 사용하게 되면 리프레시 동작시 감지증폭기에서의 센싱여유(margin)가 저하되는 문제점도 있었다.
본 발명은 상기의 문제점을 해결하기 위하여 안출된 것으로서, 외부 클럭을 이용하여 라스타임의 지연시간을 일정하게 유지할 수 있는 라스타임 지연 고정 회로를 제공함을 그 목적으로 한다. 더불어 본 발명은 외부 클럭을 입력받지 못하는 셀프 리프레시때를 대비하여 인버터와 커패시터를 이용한 지연 회로방식을 겸용하는 라스타임(tRAS) 제어 회로 및 제어방법을 제공함을 그 목적으로 한다.
본 발명은 또한 디램 외부에서 인가되는 명령의 종류에 따라 서로 상이한 라스타임을 적용할 수 있는 라스타임 제어 회로 및 제어방법을 제공함에 다른 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 라스타임 제어 회로는, 외부 신호를 입력받아 그 내용을 해석하기 위한 명령해독기; 외부로부터 입력받은 클럭수를 카운트하기 위한 카운터; 상기 카운트된 클럭수를 미리 설정된 비교 기준값과 비교하는 비교부; 상기 비교부의 판단결과로부터 내부라스의 지연시간을 결정하는 라스제어부; 및 및 상기 라스제어부로부터 지시에 따라 내부라스를 유지시키는 내부라스 발생기를 포함할 수 있다.
상기 또 다른 목적을 달성하기 위한 본 발명의 라스타임 제어 회로는, 외부로부터 입력받은 클럭수를 카운트하기 위한 카운터와, 상기 카운트한 클럭수를 판단하는 비교부를 포함하고, 라스타임을 제어하는 라스제어부가 상기 비교부의 판단결과 및 외부 명령에 따라 부여되는 가산값으로서 최소 라스타임을 결정하는 것을 특징으로 한다.
또한, 본 발명의 라스타임 제어회로는 필요에 따라서는 종래의 인버터와 커패시터로 구성된 지연기(레거시 지연기라 칭함)를 더 구비하고, 외부에서 클럭을 입력받지 못하는 경우에는 상기 레거시 지연기로서 최소 라스타임을 결정하도록 부가 구현할 수도 있다.
상기 목적을 달성하기 위한 본 발명의 라스타임 제어방법은, 명령해독기와, 외부 클럭 입력회수를 헤아리는 카운터와, 비교부와, 라스제어부를 포함하는 반도체 메모리 소자 내의 라스타임 제어방법으로서,
외부에서 리프레시 명령을 입력받는 단계; 외부에서 입력되는 클럭수를 카운트하기 위한 카운터가 리셋되고, 내부라스 신호를 인에이블시키는 단계; 상기 내부라스 신호의 인에이블에 따라 카운터가 기동되는 단계; 상기 비교부가 상기 카운터로부터 입력받은 클럭수로 소정 지연시간 경과를 판단하여 비교지표에 표시하는 단계; 및 상기 비교지표에 따라 상기 내부라스 신호를 디스에이블시키는 단계를 포함하는 것을 특징으로 한다.
본 발명의 설명에서 라스신호가 인에이블된 상태로 유지하는 시간을 라스타임(tRAS)라 칭하며, 디램의 적절한 동작을 위해 요구되는 상기 라스타임의 최소값 을 최소라스타임(tRASmin)이라 칭하며, 상기 비교부의 출력 신호를 비교지표(comp)라 칭한다.
이하, 도면을 참조하여 각 실시예들을 상술하기로 한다.
도 1은 일반적인 디램의 각 구성부분을 기능별로 블록화한 구조도이다.
도시된 바와 같이 디램의 입력부는 어드레스 버퍼, 데이터 입력 버퍼, 커멘드 디코더(92)로 이루어지는데, 이 중 커멘드 디코더(92)는 외부로부터의 각종 명령신호들을 해석하고, 내부 메모리 뱅크에 적합한 레벨의 신호로 변경하고, 필요한 제어조치를 수행한다.
본 발명의 제어 회로는 도시된 구조에서 상기 커멘드 디코더(92) 및 모드 레지스터셋(99)으로서 구현될 수 있으며, 본 발명은 상기 최소라스타임(tRASmin)을 라스타임 제어신호(tRASmin_clk)에 의해 확보한다.
본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이거나 사전적인 의미로 한정해서 해석되어서는 아니되며, 발명자는 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다. 따라서, 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 가장 바람직한 일 실시예에 불과할 뿐이고 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형예들이 있을 수 있음을 이해하여야 한다.
(실시예 1)
본 실시예의 라스타임 제어회로는, 외부 신호를 입력받아 그 내용을 해석하는 명령해독기(17)와, 외부로부터 입력받은 클럭수를 카운트하는 카운터(14)와, 상기 카운트된 클럭수를 미리 설정된 비교 기준값과 비교하는 비교부(13)와, 상기 비교부(13)의 비교결과로부터 내부라스(int.RAS)의 지연시간을 결정하는 라스제어부(12)와, 상기 라스제어부(12)로부터 지시에 따라 내부라스(int.RAS)를 유지시키는 내부라스 발생기(16)로 이루어진 것을 특징으로 한다. 상기 구성에 메모리 소자 외부에서 설정한 상기 비교 기준값을 기록하기 위한 모드 레지스터(19)를 추가로 구비함이 바람직하다. 여기서 비교 기준값은 최소라스타임(tRASmin) 확보에 필요한 클럭수이다.
본 실시예에서 라스타임 제어신호(tRASmin_clk)는 하이 인에이블이며, 상기 라스타임 제어신호(tRASmin_clk)의 인에이블 동안 내부라스(int.RAS)도 인에이블 되는데, 상기 내부라스(int.RAS)는 로우 인에이블이다. 상기 비교부(13)의 비교결과는 카운터(14)가 동작할 때 하이구간이며 양 비교값이 동일할때 폴링되는 비교지표(comp) 신호로서 출력된다.
일실시예에 따르면, 본 발명이 여기에 기재된 관점의 범위로 제한되는 것은 아니지만, 상기 모드 레지스터(19)에 상기 비교부(13)의 비교 기준값이 지정될 수 있으며, 예를 들어 종래의 디램에 구현되어 있는 모드 레지스터셋(Mode Registor Set)에 상기 비교 기준값의 저장공간이 추가된 형태로 구현하는 것이 바람직하다. 상기 모드 레지스터(19)에 지정되는 비교 기준값은 바람직한 라스신호의 지연시간 과 외부에서 클럭의 주기를 비교하여 결정하는데, 디램 외부의 메모리 제어용 칩셋(또는 CPU)이 시스템 클럭에 따라 적절한 기준값으로 설정토록 할 수 있다.
상기 명령해독기(17)는 디램칩 외부에서 입력되는 신호들(/RAS, /CAS, CS:Chip Select, /WE:Write Enable 등)을 입력받아 디램 스펙에 따라 그 신호들에 담긴 명령을 해석하고, 로액티브 펄스(ratvzp13)를 출력한다. 실제 구현에서는 상기 명령해독기에서는 로액티브 펄스(ratvzp13) 생성에 대한 명령만 내리고, 로액티브 펄스(ratvzp13) 출력을 위한 다른 구성부분이 존재하도록 구현할 수도 있으나, 설명의 편의상 상기 명령해독기(17)에 포함시켰다. 상기 로액티브 펄스(ratvzp13)는 상기 카운터(14) 및 라스제어부(12)의 특정 동작의 개시 신호가 된다.
상기 카운터(14)는 외부로부터 입력되는 클럭수를 카운트하고 있는데, 일실시예에 따르면, 본 발명이 여기에 기재된 관점의 범위로 제한되는 것은 아니지만, 상기 외부 클럭은 동기식(Synchronous) 디램의 동기를 맞추기 위해 공급되는 클럭을 사용할 수 있다. 상기 카운터(14)는 그 출력이 상기 비교부(13)에 연결되어 있어, 클럭의 입력에 따라 카운트된 클럭수를 비교부(13)로 계속 출력한다. 상기 카운터(14)에 대한 리셋은 상기 라스타임 제어신호(tRASmin_clk) 또는 내부라스(int.RAS)의 인에이블 시점에 수행되도록 구현할 수도 있으나, 본 실시예에서와 같이 상기 로액티브 펄스(ratvzp13)의 생성에 따라 수행되도록 구현하는 것이 바람직하다.
상기 카운터(14)의 출력은, 일실시예에 따르면, 본 발명이 여기에 기재된 관점의 범위로 제한되는 것은 아니지만, 도 6 및 8에 도시한 바와 같이 카운터를 구 성하는 각 플립플롭의 설정값들에 대한 비트출력들의 집합인 버스형태로서 상기 비교기와 연결될 수 있으며, 상기 모드 레지스터의 비교 기준값들도 도 8에 도시한 바와 같이 각 비트에 대한 출력들의 집합인 버스형태로서 상기 비교기와 연결될 수 있다. 이와 같은 도 8의 구조의 상기 비교기는 상기 카운터 출력 비트들과 상기 모드 레지스터 구성 비트들 중 각 자리수별로 해당 각 비트를 비교하는 비트 비교기들(ex_nor)을 자리수만큼 구비하며, 상기 모든 비트 비교기들(ex_nor)이 동일하다고 출력할 때, 최종출력으로 양 비교값이 동일함을 비교지표(compb)를 통해 출력한다.
즉, 상기 비교부(13)는 상기 카운터(14)로부터 입력받은 카운트된 클럭수와 상기 모드 레지스터(19)에 기록된 비교 기준값을 비교하여, 클럭수가 비교 기준값과 일치하면 충분한 라스타임 기간을 유지하였음을 비교지표(comp)를 통해 상기 라스제어부(12)로 통지한다. 도 8에서 상기 비교지표(compb)의 출력은 래치되도록 구성되어 있어서 다음 비교결과가 나올 때까지 이전 출력값을 계속 유지한다. 최종적으로 출력하는 비교지표(comp)는 상기 카운팅한 클럭수와 비교 기준값이 일치하지 않으면 하이레벨을 가지고, 일치하면 폴링하도록 구현하는 것이 바람직하나, 경우에 따라서는 반대로 동작하도록 구현할 수도 있다.
상기 라스제어부(12)는 라스타임 제어신호(tRASmin_clk)를 상기 내부라스 발생기(16)로 출력하는데, 상기 라스타임 제어신호(tRASmin_clk)는 상기 로액티브 펄스 입력시 하이("H")로 천이되며, 상기 비교지표(comp)가 로우("L")로 천이될 때 로우로 천이된다.
또한, 일실시예에 따르면, 본 발명이 여기에 기재된 관점의 범위로 제한되는 것은 아니지만, 상기 라스타임 제어신호(tRASmin_clk)는 도 7에 도시한 바와 같이, 상기 카운터의 입력단(cnt_init_BLK)에 카운터(14)의 동작을 통제하는 신호로 입력되며, 도 8에 도시한 바와 같이, 상기 비교부의 각 비트 비교기들(ex_nor)의 동작을 통제하는 신호로 입력될 수 있다. 이 경우 상기 카운터(14) 및 비교기(13)는 상기 라스타임 제어신호(tRASmin_clk)가 인에이블 구간에서만 동작을 수행하고, 디스에이블 구간에서는 동작을 정지한다. 그런데, 상기 비교기(13)는 어차피 상기 카운터(14)가 정지하면 같이 정지하므로, 구현에 따라서는 상기 각 비트 비교기들(ex_nor)에 입력되는 라스타임 제어신호(tRASmin_clk)의 연결은 생략할 수 있으며, 도 2는 이런 취지를 표현하였다.
상기 라스발생기(16)는 상기 라스제어부(12)의 라스타임 제어신호를 입력받아, 상기 라스타임 제어신호(tRASmin_clk)가 하이인 기간동안 내부라스(int.RAS)를 인에이블시킨다(low inable).
본 실시예의 동작과정을 상세히 설명하면 다음과 같다. 본 실시예의 내부라스 제어회로에서 사용되는 라스타임 제어방법은,
명령해독기(17)와, 외부에서 입력되는 클럭수를 카운트하는 카운터(14)와, 비교부(13)와, 라스제어부(12)를 포함하는 반도체 메모리 소자에 사용되는 라스타임 제어방법에 있어서,
상기 명령해독기(17)가 디램 외부의 명령을 입력받아 그 내용을 해석하는 단 계(S110); 상기 명령해독기(17)에서 로액티브 펄스(ratvzp13)를 생성하여 상기 카운터(14) 및 라스제어부(12)로 전송하는 단계(S120); 상기 로액티브 펄스(ratvzp13)에 따라 상기 카운터(14)는 리셋되고, 상기 라스제어부(12)는 상기 카운터(14)로 전송하는 라스타임 제어신호(tRASmin_clk)를 인에이블시키는 단계(S130); 상기 라스타임 제어신호(tRASmin_clk)의 천이에 따라 카운터(14)가 기동되는 단계(S140); 상기 비교부(13)가 상기 카운터(14)로부터 카운트회수를 입력받아 미리 설정된 비교 기준값과 비교하여 동일하지 않는 경우 비교지표(comp)를 하이로 천이/유지시키는 것을 반복하는 단계(S150); 상기 단계의 비교결과 양 비교값이 동일하면 상기 비교부(13)가 비교지표(comp)를 로우로 천이시키는 단계(S160); 비교지표(comp)의 로우 천이를 입력받은 상기 라스제어부(12)가 상기 라스타임 제어신호(tRASmin_clk)를 로우로 천이시키는 단계(S170); 및 상기 라스타임 제어신호(tRASmin_clk)의 로우 천이를 입력받은 상기 카운터(14)가 동작을 정지하는 단계(S180)로 이루어진 것을 특징으로 한다.
디램이 외부에서 입력받는 동기용 클럭을 예를 들어 100MHz라고 가정하면, 상기 카운터(14)에 입력되는 클럭의 주기는 10nsec이다. 그리고, 디디알(DDR)램에서 요구하는 최소라스타임(tRASmin)을 대략 50nsec정도라 하면, 클럭 주기 5개 정도의 라스타임(tRAS)이면 만족할만한 수준이 된다. 이를 위해 CPU나 칩셋으로부터 비교 기준값을 "5"로 할 것을 요청받아, 디램내부의 모드 레지스터(19)에 비교 기준값으로서 "5"를 기록하는 모드 레지스터 세팅 작업이 상기 단계들에 앞서 수행된다.
도 2와 같이 구성된 디램의 커맨드 디코더에 외부에서 신호들(/RAS, /CAS, CS, /WE 등)이 입력된다. 외부 장치가 디램에 지시하는 명령은 상기 신호들의 조합으로 이루어지며, 상기 명령해석기(17)는 상기 신호들의 조합으로부터 외부의 명령을 해석한다(S110). 상기 명령해석기(17)가 받는 외부 명령 중 데이타 리드/라이트, 리프레시, 프리차지 등의 명령이 수행될 때 본 실시예의 라스타임 제어회로가 동작한다.
상기 열거한 내부라스(int.RAS)를 활성화시켜야 하는 명령임이 확인되면 상기 명령해독기(17)는 로액티브 펄스(ratvzp13)를 생성한다(S120). 상기 로액티브 펄스(ratvzp13)는 내부라스(int.RAS) 생성과정들에 대한 개시신호로서 상기 카운터(14) 및 라스제어부(12)로 출력되며, 일실시예에 따르면, 본 발명이 여기에 기재된 관점의 범위로 제한되는 것은 아니지만, 다른 제어신호들에 비해 주기가 짧은 펄스 형태를 가지는 것이 바람직하다.
상기 카운터(14) 상기 로액티브 펄스(ratvzp13)를 입력받아 모든 구성 플립플롭들을 0으로 리셋하고 처음부터 카운트를 다시 진행할 준비를 완료한다(S130').
상기 라스제어부(12)는 상기 로액티브 펄스(ratvzp13)를 입력받으면 라스타임 제어신호(tRASmin_clk)를 하이로 천이시킨다(S130). 이전에 출력하고 있던 라스가 있는 경우에도, 이전출력값과 무관하게 상기 S130단계에서는 라스타임 제어신호(tRASmin_clk)는 하이를 출력하게 된다. 상기 S130단계와 S130'단계의 실행순서는 겹치거나 뒤바꿔도 무방함은 자명하다.
상기 라스타임 제어신호(tRASmin_clk)는 상기 내부라스 발생기(16) 및 카운 터(14)로 출력되고 있으며, 상기 카운터(14)는 상기 라스타임 제어신호(tRASmin_clk)가 하이로 천이되면 카운팅 동작을 개시하여 외부 클럭의 입력수를 헤아리기 시작한다. 구현에 따라서는 상기 카운터 시동단계(S140)에 카운터를 리셋하는 것을 포함시키고 상기 S130'단계를 생략할 수도 있을 것이다.
상기 카운터(14)의 카운트한 클럭수는 상기 비교기(13)에 입력되며, 상기 비교기(13)는 상기 카운트한 클럭수를 상기 모드 레지스터(19)에 기록된 비교 기준값과 비교하는 단계(S150)를 수행한다.
상기 S150단계에서 상기 비교기(13)는 카운트회수를 입력받고(S152)와, 상기 카운트회수와 상기 비교 기준값이 동일하지 여부를 비교하여(S154), 동일하지 않는 경우 비교지표(comp)를 하이로 유지/천이 시키고(S156), 다음 카운트회수를 입력받아 S150단계를 계속 수행하게 된다. 여기서 상기 S156단계는 이전 비교지표(comp)가 로우인 경우 하이로 천이하는 것이 되고, 이전 비교지표(comp)가 하이인 경우 계속 하이로 유지하는 것이 된다.
상기 S154단계에서 카운트회수와 판단기준값이 동일하면 비교지표(comp)를 로우로 천이시키며(S160), 상기 S150단계의 반복과정을 벗어난다. 상기 라스제어부(12)는 입력받고 있던 상기 비교지표(comp)가 로우로 천이되면, 출력하고 있던 라스타임 제어신호(tRASmin_clk)를 로우로 천이시킨다(S170).
입력받던 상기 라스타임 제어신호(tRASmin_clk)가 로우로 천이되면, 상기 카운터(14)는 수행중이던 카운팅 동작을 정지시킨다(S180).
내부라스 발생기(16)는 상기 라스타임 제어신호(tRASmin_clk)에 맞추어 내부 라스(int.RAS)를 발생시키는데, 상기 라스타임 제어신호(tRASmin_clk)를 통해 상기 내부라스(int.RAS)의 지연시간이 정해진 개수의 클럭주기 만큼 유지되는 것이다. 일반적으로 내부라스(int.RAS)는 로우 활성화 신호이므로, 라스의 활성화를 지시하는 상기 라스타임 제어신호(tRASmin_clk)의 하이영역에서 상기 내부라스(int.RAS)가 로우값을 가지는 형태로 출력된다. 상기 내부라스(int.RAS)는 각 메모리 셀 영역을 제어하는 부분에 공급되어 셀에 대한 리드/라이트 동작에 대한 제어용으로 사용된다.
(실시예 2)
본 실시예의 라스타임 제어회로는,
외부 신호를 입력받아 그 내용을 해석하는 명령해독기(27)와, 외부로부터 입력받은 클럭의 개수를 헤아리는 카운터(24)와, 상기 카운터가 헤아린 클럭 입력회수를 미리 설정된 비교 기준값과 비교하는 비교부(23)와, 상기 비교부(23)의 판단결과로부터 내부라스(int.RAS)의 지연시간을 결정하는 라스제어부(22)와, 상기 라스제어부(22)로부터 지시에 따라 내부라스(int.RAS)를 유지시키는 내부라스 발생기(26)와, 셀프 리프레시 때 내부라스의 지연시간을 결정하기 위한 래거시 지연부(25)를 포함하는 것을 특징으로 한다. 상기 구성에 상기 비교 기준값 및 리프레시 종류를 기록하기 위한 수단을 구비하는 것이 바람직한데, 일실시예에 따르면, 본 발명이 여기에 기재된 관점의 범위로 제한되는 것은 아니지만, 모드 레지스터(29)에 상기 2데이타를 기록하는 것이 구현이 용이하다.
본 실시예는 상기 제1 실시예의 구현에 셀프 리프레시인 경우에는 종래의 래거시 지연부(인버터와 커패시터로 이루어진다)로 라스타임(tRAS)을 확보하는 구현을 추가한 것이다. 이를 위해 본 실시예에서는 상기 제1 실시예의 구성요소에 래거시 지연부(25)와 스위칭부(21)가 추가된다.
본 실시예에서 상기 라스타임 제어신호(tRASmin_clk)는 하이 인에이블이며, 상기 라스타임 제어신호(tRASmin_clk)의 인에이블 동안 내부라스(int.RAS)도 인에이블 되는데, 상기 내부라스(int.RAS)는 로우 인에이블이다. 상기 비교부(23)의 비교결과는 카운터(24)가 동작할때 하이구간이며 양 비교값이 동일할때 폴링되는 비교지표(comp) 신호로서 출력된다.
상기 모드 레지스터(29)에는 상기 비교부(23)의 실시예1에서와 동일하게 비교 기준값이 지정되는데, 이는 바람직한 라스신호의 지연시간과 외부에서 입력되는 클럭의 주기를 비교하여 결정된다.
상기 명령해독기(47)는 디램칩 외부에서 입력되는 신호들(/RAS, /CAS, CS, /WE 등)을 입력받아 디램 스펙에 따라 그 신호들에 담긴 명령을 해석하고, 해석된 리프레시 종류를 리프레시 표시기(tRAS_nop)에 기록하며, 로액티브 펄스(ratvzp13)를 출력한다. 상기 로액티브 펄스(ratvzp13)는 상기 카운터(24) 및 라스제어부(22)의 특정 동작의 개시 신호가 된다. 일실시예에 따르면, 본 발명이 여기에 기재된 관점의 범위로 제한되는 것은 아니지만, 상기 리프레시 표시기(tRAS_nop)는 모드 레지스터(29)에 속하는 하나의 레지스터로서 구현할 수 있다.
상기 카운터(24) 및 상기 비교부(23)는 그 바람직한 구현, 동작 및 입/출력 라인들의 연결형태는 상기 제1 실시예의 경우와 거의 동일하며, 유일한 차이점은 상기 카운터와 상기 비교부중 적어도 하나는 상기 스위칭부(21)의 제어신호을 입력받아 그 동작 수행을 통제받는 것에 있다.
상기 비교부(23)는 상기 카운터(24)로부터 입력받은 카운트회수와 상기 모드 레지스터에 기록된 비교 기준값을 비교하여, 카운트회수가 비교 기준값에 일치하면 충분한 라스타임(tRAS) 기간을 유지하였음을 비교지표(comp)를 통해 상기 라스제어부(22)로 통지한다. 상기 비교지표(comp)는 래치되도록 구성되어 있어서 다음 비교결과가 나올 때까지 이전 출력값을 계속 유지하며, 상기 카운트회수와 비교 기준값이 일치하면 로우로 천이되며, 라스타임 제어신호(tRASmin_clk)의 활성화때 하이로 천이된다.
상기 라스제어부(22)는 라스타임 제어신호(tRASmin_clk)를 상기 내부라스 발생기(22)로 출력하는데, 상기 라스타임 제어신호(tRASmin_clk)는 상기 로액티브 펄스(ratvzp13) 입력시 하이로 천이되며, 상기 비교지표(comp)가 로우로 천이될 때 로우로 천이된다.
상기 라스발생기(26)는 상기 라스제어부(22)의 라스타임 제어신호(tRASmin_clk)를 입력받아, 상기 라스타임 제어신호(tRASmin_clk)가 하이인 구간동안 내부라스(int.RAS)를 인에이블시킨다.
상기 레거시 지연부(25)는 종래의 디램에서 내부라스(int.RAS)를 지연시키기 위해 사용하던 지연기와 동일한 구조를 가지며, 일반적으로 인버터와 커패시터로 구성된다. 상기 레거시 지연부(25)는 내부라스(또는 라스타임 제어신호)를 입력받 고 있는데, 이 신호의 인에이블 시점에서 일정 지연시간이 지나면 상기 스위칭부(21)로 지연완료 신호를 출력한다.
상기 스위칭부(21)는 내부라스(int.RAS)의 지연시간을 외부 클럭의 카운팅으로서 판단할지, 레거시 지연부로서 판단할지를 결정하기 위한 장치이다. 상기 판단은 외부의 클럭이 입력되지 않는 셀프 리프레시를 제외하고 클럭이 입력되는 다른 모든 리프레시때에는 본 발명의 외부 클럭 카운팅 방법을 선택하는데, 일실시예에 따르면, 본 발명이 여기에 기재된 관점의 범위로 제한되는 것은 아니지만, 이는 상기 리프레시 표시기(29)에 외부에서 요청한 리프레시 종류를 기록하여 그 값에 따라 이루어지도록 구현할 수 있다.
상기 스위칭부(21)의 구조는 상기 레거시 지연부(25)의 사용을 제어하는 레거시용 스위치와, 본 발명의 외부 클럭에 의한 지연장치 사용을 제어하는 클럭 카운팅 스위치로 구분할 수 있다.
도 9에 도시한 바와 같이, 상기 클럭 카운팅 스위치는 상기 리프레시 표시기 신호(tRAS_nop)와 리프레시 명령(상기 명령해독기의 명령해석 결과로서 출력되는 내부 커멘드 라인으로 구현됨)을 입력받아 카운팅 작동신호(tRAS_ctrl)를 출력한다. 상기 카운팅 작동신호(tRAS_ctrl)는 도 7에 도시한 바와 같이 카운터(24)의 동작 조건 신호가 되는데, 구현에 따라서는 이 신호(tRAS_ctrl)가 비교기(23)의 동작도 통제하도록 구현할 수도 있다.
상기 레거시용 스위치는 셀프 리프레시가 아니면(tRAS_nop에 1이 기록), 레거시 지연부 자체의 동작이 멈추도록 구현할 수도 있지만, 일실시예에 따르면, 본 발명이 여기에 기재된 관점의 범위로 제한되는 것은 아니지만, 종래의 반도체 공정에 적용의 용이를 위해서는 레거시 지연부(25)의 동작은 항상 이루어지고 단지 셀프 리프레시인 경우에만 그 출력이 라스제어부(22)로 연결시켜주는 구현이 바람직하다. 가장 단순하게 구현하는 경우 레거시용 스위치는 상기 리프레시 표시기(tRAS_nop)를 게이트로 입력받는 스위칭 MOS트랜지스터로 이루질 수 있다.
셀프 리프레시를 제외한 리프레시면 상기 명령해독기(47)는 상기 리프레시 표시기(tRAS_nop)에 '0'을 기록한다. 상기 리프레시 명령도 '0'값이 활성화를 나타내며, 두 값이 모두 '0'일때 상기 카운팅 작동신호(tRAS_ctrl)는 '1'로 세팅된다.
도 7에 도시한 바와 같이 상기 '1'로 세팅된 카운팅 작동신호(tRAS_ctrl)는 상기 카운터(24)를 동작하게 하는 조건신호가 된다.
본 실시예의 동작과정을 상세히 설명하면 다음과 같다.
본 실시예의 내부라스 지연 회로에서 사용되는 라스타임 제어신호 생성방법은,
명령해독기(27)와, 외부 클럭 입력회수를 헤아리는 카운터(24)와, 비교부(23)와, 라스제어부(22)와, 레거시 지연부(25)를 포함하는 반도체 메모리 소자에 사용되는 라스타임 제어방법에 있어서,
상기 명령해독기(27)가 디램 외부의 명령을 입력받아 그 내용을 해석하는 단계(S110); 상기 명령해독기(27)에서 로액티브 펄스(ratvzp13)를 생성하여 상기 카운터(24) 및 라스제어부(22)로 전송하는 단계(S120)로 구성된 공통 절차들과,
상기 로액티브 펄스(ratvzp13)에 따라 카운터(24)는 리셋되고, 상기 라스제어부(22)는 상기 카운터(24)로 전송하는 라스타임 제어신호(tRASmin_clk)를 인에이블시키는 단계(S130); 상기 라스타임 제어신호(tRASmin_clk)의 천이에 따라 카운터(24)가 기동되는 단계(S140); 상기 비교부(23)가 상기 카운터(24)로부터 카운트회수를 입력받아 미리 설정된 비교 기준값과 비교하여 동일하지 않는 경우 비교지표(comp)를 하이로 천이/유지시키는 것을 반복하는 단계(S150); 상기 단계의 비교결과 양 비교값이 동일하면 상기 비교부(23)가 비교지표(comp)를 로우로 천이시키는 단계(S160); 비교지표(comp)의 로우 천이를 입력받은 상기 라스제어부(22)가 상기 라스타임 제어신호(tRASmin_clk)를 로우로 천이시키는 단계(S170); 및 상기 라스타임 제어신호(tRASmin_clk)의 로우 천이를 입력받은 상기 카운터(24)가 동작을 정지하는 단계(S180)로 구성된 클럭 카운팅 절차들과,
상기 S130단계의 라스타임 제어신호(tRASmin_clk)에 의해 인에이블되는 내부라스(int.RAS)를 상기 레거시 지연부(25)가 입력받는 단계(S220); 입력받은 상기 내부라스(int.RAS)의 인에이블 시점부터 일정기간이 경과한 후 상기 레거시 지연부(25)가 지연완료신호를 출력하는 단계(S230); 상기 지연완료신호를 입력받은 상기 라스제어부(22)가 상기 라스타임 제어신호(tRASmin_clk)를 디스에이블시키는 단계(S240)로 구성된 레거시 지연 절차들로 이루어지며,
상기 S110단계에서 해독한 명령이 셀프 리프레시인 경우 상기 클럭 카운팅 절차들로서 상기 라스타임 제어신호(tRASmin_clk)를 조절하며, 해독한 명령이 셀프 리프레시가 아닌 경우에는 상기 레거시 지연 절차들로서 상기 라스타임 제어신호(tRASmin_clk)를 조절하는 것을 특징으로 한다.
상기 제1 실시예의 경우와 마찬가지로 디램내부의 모드 레지스터(MRS)에 비교 기준값으로서 "5"를 기록하는 모드 레지스터 세팅 작업이 상기 단계들에 앞서 수행된다.
도 3과 같이 구성된 디램의 커맨드 디코더부에 외부에서 클럭 및 신호들(/RAS, /CAS, CS, /WE 등)이 입력되며, 명령해독기(27)는 상기 신호들의 조합으로부터 외부의 명령을 해석한다(S110). 명령해석 결과 셀프 리프레시의 경우에 리프레시 표시기에 '1'을 기록하고, 다른 리프레시의 경우에는 '0'을 기록한다(S115).
명령해석 결과 내부라스를 활성화시켜야 하는 명령임이 확인되면 상기 명령해독기(27)는 로액티브 펄스(ratvzp13)를 생성한다(S120). 상기 S115단계와 S120단계의 실행순서는 겹치거나 뒤바꿔도 무방함은 자명하다.
상기 로액티브 펄스(ratvzp13)는 내부라스 생성과정들에 대한 개시신호로서 상기 카운터(24) 및 라스제어부(22)로 출력되며, 로액티브 펄스(ratvzp13)를 입력받은 카운터(24)는 모든 구성 플립플롭들을 0으로 리셋하고 처음부터 카운트를 다시 진행할 준비를 완료한다(S130').
상기 라스제어부(22)는 상기 로액티브 펄스(ratvzp13)를 입력받으면 라스타임 제어신호(tRASmin_clk)를 하이로 천이시킨다(S130).
상기 라스타임 제어신호(tRASmin_clk)는 상기 내부라스 발생기(26) 및 카운터(24)로 출력되고 있으며, 상기 카운터(24)는 상기 라스타임 제어신호(tRASmin_clk)가 하이로 천이되면 카운팅 동작을 개시하여 외부 클럭의 입력수를 헤아리기 시작한다. 구현에 따라서는 상기 카운터 시동단계(S140)에 카운터를 리셋하는 것을 포함시키고 상기 S130'단계를 생략할 수도 있을 것이다.
상기 카운터(24)의 카운트회수는 상기 비교기(23)에 입력되며, 상기 비교기(23)는 상기 카운트회수를 상기 모드 레지스터(MRS)에 기록된 비교 기준값과 비교하는 단계(S150)를 수행한다.
상기 S150단계에서 상기 비교기(23)는 카운트회수를 입력받고(S152)와, 상기 카운트회수와 상기 비교 기준값이 동일하지 여부를 비교하여(S154), 동일하지 않는 경우 비교지표(comp)를 하이로 유지/천이 시키고(S156), 다음 카운트회수를 입력받아 S150단계를 계속 수행하게 된다.
상기 S154단계에서 카운트회수와 판단기준값이 동일하면 비교지표(comp)를 로우로 천이시키며(S160), 상기 S150단계의 반복과정을 벗어난다. 상기 라스제어부는 입력받고 있던 상기 비교지표(comp)가 로우로 천이되면, 출력하고 있던 라스타임 제어신호(tRASmin_clk)를 로우로 천이시킨다(S170). 입력받던 상기 라스타임 제어신호(tRASmin_clk)가 로우로 천이되면, 상기 카운터는 수행중이던 카운팅 동작을 정지시킨다(S180).
그런데, 외부 명령이 셀프 리프레시인 경우에는 '1'로 표시된 리프레시 표시기(tRAS_nop)에 의해 도 7 및 9에 도시한 바와 같이 카운터의 동작이 멈추게 되어 상기 S130부터 S180으로 이루어진 클럭 카운팅 절차는 수행되지 않으며, 단지 상기 S130단계 중 라스타임 제어신호(tRASmin_clk)만 인에이블 된다. 이후, S220단계부 터 S240단계까지의 레거시 지연절차가 수행된다.
상기 S220단계에서 일반적인 레거시 지연부는 내부라스(int.RAS)를 입력받는 것이 대부분이나, 경우에 따라서는 상기 라스타임 제어신호(tRASmin_clk)를 입력받도록 구현할 수도 있다.
상기 레거시 지연부(25)에 의한 지연절차도 상기 리프레시 표시기(tRAS_nop)에 의해 그 수행자체가 정지하도록 구현할수도 있으며, 종래 구현에서의 변형의 용이를 위해 언제나 상기 레거시 지연절차가 수행되며 다만 상기 스위칭부(21)에 의해 그 결과 출력의 라스제어부(22)로의 입력만이 통제되도록 구현할 수도 있다.
내부라스 발생기(26)는 상기 라스타임 제어신호(tRASmin_clk)에 맞추어 내부라스(int.RAS)(로우 활성화)를 발생시키는데, 상기 라스타임 제어신호(tRASmin_clk)을 통해 상기 내부라스(int.RAS)의 지연시간이 정해진 개수의 클럭주기 만큼 유지되는 것이다. 상기 내부라스 신호(int.RAS)는 각 메모리 셀 영역을 제어하는 부분에 공급되어 셀에 대한 리드/라이트 동작에 대한 제어용으로 사용된다.
상기 명령해독기(27)가 해석한 명령이 셀프 리프레시라면, 현재의 디램 스펙에서는 셀프 리프레시때에는 외부 클럭을 입력받을 수 없으므로, 종래와 마찬가지로 레거시 지연부(25)에 의한 지연계산을 사용해야 한다. 본 실시예의 상기 레거시 지연부(25)는 내부라스(int.RAS)의 폴링시점에서 일정 지연시간 계산 및 그에 따른 지연완료 신호 출력을 항상 수행하고 있다. 리프레시 표시기값(tRAS_nop)이 '0'일 때에만 상기 레거시 지연부(25)의 출력이 상기 스위칭부(21)에 의해 상기 라스제어부(22)로 입력되므로, 이 때 라스제어부(22)는 상기 레거시 지연부(25)의 신호에 따라 내부라스(int.RAS)를 유지시킨다.
따라서, 내부라스(int.RAS)는 셀프 리프레시가 아닌 경우에는 외부 클럭의 입력수에 맞추어, 셀프 리프레시의 경우에는 종래와 같이 인버터와 커패시터로 이루어진 지연기를 사용하여 필요한 시간 만큼 유지될 수 있는 것이다.
(실시예 3)
본 실시예의 라스타임 제어회로는,
외부 신호를 입력받아 그 내용을 해석하는 명령해독기(47)와, 외부로부터 입력받은 클럭수를 카운트하기 위한 카운터(44)와, 미리 설정된 비교 기준값 및 입력받은 명령 종류에 따른 가산값의 합산치와 상기 카운트한 클럭수를 비교하기 위한 비교부(43)와, 상기 비교부(43)의 판단결과로부터 내부라스(int.RAS)의 지연시간을 결정하는 라스제어부(42)와, 상기 라스제어부(42)로부터 지시에 따라 내부라스(int.RAS)를 유지시키는 내부라스 발생기(46)를 포함한다.
일실시예에 따르면, 본 발명이 여기에 기재된 관점의 범위로 제한되는 것은 아니지만, 본 실시예에서는 라스타임 제어에 대한 설정값들을 저장하기 위한 모드 레지스터(49)에 상기 명령 종류에 따른 가산값을 저장하는 가산값 기록부와 상기 비교 기준값을 저장하는 비교 기준값 저장부를 통합하여 구현할 수 있다.
본 실시예는 상기 제1 실시예의 구현에서 입력받은 명령의 종류에 따라 라스 타임을 결정하는 비교 기준값을 조정하는 기능을 위한 부분이 추가된 것이다. 이를 위해 상기 모드 레지스터(49)에 통합된 가산값 기록부를 추가로 구비한다.
본 실시예에서 상기 라스타임 제어신호(tRASmin_clk)는 하이 인에이블이며, 상기 라스타임 제어신호(tRASmin_clk)의 인에이블 동안 내부라스(int.RAS)도 인에이블 되는데, 상기 내부라스(int.RAS)는 로우 인에이블이다. 상기 비교부(43)의 비교결과는 카운터(44)가 동작할때 하이구간이며 양 비교값이 동일할때 폴링되는 비교지표(comp) 신호로서 출력된다.
상기 모드 레지스터(49)에는 비교 기준값 및 명령별 가산값이 저장되는데, 상기 비교 기준값은 바람직한 라스신호의 지연시간과 외부에서 입력되는 클럭의 주기를 비교하여 리프레시 전에 미리 결정된다.
상기 명령해독기(47)는 디램칩 외부에서 입력되는 신호들(/RAS, /CAS, CS, /WE 등)을 입력받아 디램 스펙에 따라 그 신호들에 담긴 명령을 해석하고, 해석된 명령의 종류에 따른 가산값을 계산하여 상기 가산값 저장부에 기록하며, 로액티브 펄스(ratvzp13)를 출력한다. 상기 로액티브 펄스(ratvzp13)는 상기 카운터(44) 및 라스제어부(42)의 특정 동작의 개시 신호가 된다.
상기 카운터(44)의 구현, 동작 및 입/출력라인들의 연결형태는 상기 제1 실시예의 경우와 동일하며, 상기 비교부(43)는 상기 미리 설정된 비교 기준값에 명령 종류에 따른 가산값을 더한 합산치와 상기 카운트된 클럭수를 비교하여 동일한 경우 비교지표(comp)를 천이시키는 동작을 수행토록 구현된다.
이는 도 8에 도시된 상기 제1 및 제2 실시예의 비교기의 구성에서 별도의 합 산기를 구비하고 각 비트별 mrs입력단자들을 상기 합산기의 비트별 출력단자들에 연결한 구조로서 구현한다. 이 경우 상기 합산기는 비교기준값 신호들(mrs<0:4>)과 가산값 저장부에 저장된 값을 입력받아, 양 값을 합산한 값을 상기 비트별 출력단자에 표시한다.
상기 과정을 예를들어 자세히 설명하기 위해, 10nsec 주기의 시스템 클럭환경에서, A번 명령은 40nsec이, B번 명령은 50nsec이, C번 명령은 70nsec이 최소 라스타임(tRASmin)으로 요구된다고 가정한다. 이 경우 상기 비교 기준값으로 '5'가 저장되고, 상기 가산값으로 가산값 저장부에 A번 명령이 입력된 경우에는 '-1'이, B번 명령이 입력된 경우에는 '0'이, C번 명령이 입력된 경우에는 '2'가 저장된다.
따라서, 상기 비교기는 카운팅 회수를 A번 명령의 경우에는 '4'와, B번 명령의 경우에는 '5'와, C번 명령의 경우에는 '7'과 비교하게 되므로, 10nsec의 시스템 클럭으로 소망하는 각 라스타임을 유지할 수 있는 것이다.
상기 비교부(43)는 비교결과 충분한 라스타임 기간을 유지하였음을 비교지표(comp)를 통해 상기 라스제어부(42)로 통지한다. 상기 비교지표(comp)는 래치되도록 구성되어 있어서 다음 비교결과가 나올 때까지 이전 출력값을 계속 유지하며, 상기 카운트회수와 비교 기준값이 일치하면 로우로 천이되며, 라스타임 제어신호(tRASmin_clk)의 활성화때 하이로 천이된다.
상기 라스제어부(42)는 라스타임 제어신호(tRASmin_clk)를 상기 내부라스 발생기(42)로 출력하는데, 상기 라스타임 제어신호(tRASmin_clk)는 상기 로액티브 펄스(ratvzp13) 입력시 하이로 천이되며, 상기 비교지표(comp)가 로우로 천이될 때 로우로 천이된다.
상기 라스발생기(46)는 상기 라스제어부(42)의 라스타임 제어신호(tRASmin_clk)를 입력받아, 상기 라스타임 제어신호(tRASmin_clk)가 하이인 구간동안 내부라스(int.RAS)를 인에이블시킨다.
본 실시예의 동작과정을 상세히 설명하면 다음과 같다. 본 실시예의 내부라스 지연 회로에서 사용되는 라스타임 제어신호 생성방법은,
명령해독기(47)와, 외부 클럭 입력회수를 헤아리는 카운터(44)와, 비교부(43)와, 라스제어부(42)를 포함하는 반도체 메모리 소자 내의 라스타임 제어신호를 생성하는 방법으로서,
상기 명령해독기(47)가 디램 외부의 명령을 입력받아 그 내용을 해석하는 단계(S310); 상기 해석된 명령에 대한 가산값을 계산하여 기록하는 단계(S315); 상기 명령해독기(47)에서 로액티브 펄스(ratvzp13)를 생성하여 상기 카운터(44) 및 라스제어부(42)로 전송하는 단계(S320); 상기 로액티브 펄스(ratvzp13)에 따라 카운터(44)는 리셋되고, 상기 라스제어부(42)는 상기 카운터(44)로 전송하는 라스타임 제어신호(tRASmin_clk)를 인에이블시키는 단계(S330); 상기 라스타임 제어신호(tRASmin_clk)의 인에이블에 따라 카운터가 기동되는 단계(S340); 상기 비교부(43)가 미리 설정된 비교 기준값 및 명령별 가산값의 합계와 상기 카운터(44)로부터 입력받은 카운트회수를 비교하여 동일하지 않는 경우 비교지표(comp)를 하이로 만드는 것을 반복하는 단계(S350); 상기 단계의 비교결 과 양 비교값이 동일하면 상기 비교부(43)가 비교지표(comp)를 로우로 천이시키는 단계(S360); 비교지표(comp)의 로우 천이를 입력받은 상기 라스제어부(42)가 상기 라스타임 제어신호(tRASmin_clk)를 디스에이블시키는 단계(S370); 및 상기 라스타임 제어신호(tRASmin_clk)의 디스에이블에 따라 상기 카운터(44)가 동작을 정지하는 단계(S380)를 포함하는 것을 특징으로 한다.
10nsec의 시스템 클럭환경하에서의 본 실시예의 디램은 CPU나 칩셋으로부터 모드 레지스터의 비교 기준값을 "5"로 할 것을 요청받아, 디램내부의 모드 레지스터(49)에 비교 기준값으로서 "5"를 기록하는 모드 레지스터 세팅 작업을 상기 단계들에 앞서 수행한다.
도 4와 같이 구성된 디램의 커맨드 디코더에 외부에서 클럭, 라스, 카스, 쓰기가능(/WE), 칩셀렉트(CS) 신호들이 입력되며, 상기 명령해석기(47)는 입력받은 상기 신호들의 조합으로부터 외부의 명령을 해석한다(S310). 상기 명령해석기(47)는 해석한 명령에 대한 가산값을 계산하여 상기 모드 레지스터(MRS) 내의 가산값 기록부에 기록한다(S315). 그러나, 구현에 따라서는 상기 모드 레지스터(MRS)에는 명령 종류 식별값을 기록하고 상기 비교부(43)가 명령 종류에 따른 가산값을 계산하는 구성도 가능할 것이다. 또한, 상기 명령해독기(47)는 상기 열거한 내부라스를 활성화시켜야 하는 명령임이 확인되면 로액티브 펄스(ratvzp13)를 생성한다(S320).
상기 로액티브 펄스(ratvzp13)는 내부라스 생성과정들에 대한 개시신호로서 상기 카운터(44) 및 라스제어부(42)로 출력되며, 로액티브 펄스(ratvzp13)를 입력 받은 카운터(44)는 모든 구성 플립플롭들을 0으로 리셋하고 처음부터 카운트를 다시 진행할 준비를 완료한다(S330').
상기 라스제어부(42)는 상기 로액티브 펄스(ratvzp13)를 입력받으면 라스타임 제어신호(tRASmin_clk)를 하이로 천이시킨다(S330).
상기 라스타임 제어신호(tRASmin_clk)는 상기 내부라스 발생기(47) 및 카운터(44)로 출력되고 있으며, 상기 카운터(44)는 상기 라스타임 제어신호(tRASmin_clk)가 하이로 천이되면 카운팅 동작을 개시하여 외부 클럭의 입력수를 헤아리기 시작한다. 구현에 따라서는 상기 카운터 시동단계(S340)에 카운터(44)를 리셋하는 것을 포함시키고 상기 S330'단계를 생략할 수도 있을 것이다.
상기 카운터(44)의 카운트회수는 상기 비교기(43)에 입력되며, 상기 비교기(43)는 상기 카운트회수를 상기 모드 레지스터(49)에 기록된 비교 기준값 및 명령별 가산값의 합산치와 비교하는 단계(S350)를 수행한다.
상기 S350단계에서 상기 비교기(43)는 카운트회수를 입력받고(S352)와, 상기 카운트회수와 상기 합산치가 동일하지 여부를 비교하여(S354), 동일하지 않는 경우 비교지표(comp)를 하이로 유지/천이 시키고(S356), 다음 카운트회수를 입력받아 S350단계를 계속 수행하게 된다.
상기 S354단계에서 카운트회수와 판단기준값이 동일하면 비교지표(comp)를 로우로 천이시키며(S360), 상기 S350단계의 반복과정을 벗어난다. 상기 라스제어부(42)는 입력받고 있던 상기 비교지표(comp)가 로우로 천이되면, 출력하 고 있던 라스타임 제어신호(tRASmin_clk)를 로우로 천이시킨다(S370). 입력받던 상기 라스타임 제어신호(tRASmin_clk)가 로우로 천이되면, 상기 카운터(44)는 수행중이던 카운팅 동작을 정지시킨다(S380).
본 실시예의 내부라스 발생기(46)도 상기 라스타임 제어신호(tRASmin_clk)에 맞추어 내부라스(int.RAS)를 발생시키는데, 상기 라스타임 제어신호(tRASmin_clk)를 통해 상기 내부라스(int.RAS)의 지연시간이 정해진 개수의 클럭 주기 만큼 유지되는 것이다. 내부라스(int.RAS)는 라스의 활성화를 지시하는 상기 라스타임 제어신호(tRASmin_clk)의 하이영역에서 상기 내부라스(int.RAS)가 로우값을 가지는 형태로 출력된다. 상기 내부라스(int.RAS)는 각 메모리 셀 영역을 제어하는 부분에 공급되어 셀에 대한 리드/라이트 동작에 대한 제어용으로 사용된다.
(실시예 4)
본 실시예의 라스타임 제어회로는, 외부 신호를 입력받아 그 내용을 해석하는 명령해독기(67), 외부로부터 입력받은 클럭수를 카운트하는 카운터(64), 미리 설정된 비교 기준값 및 입력받은 명령 종류에 따른 가산값의 합산치와 상기 카운트한 클럭수를 비교하는 비교부(63)와, 상기 비교부(63)의 판단결과로부터 내부라스(int.RAS)의 지연시간을 결정하는 라스제어부(62), 상기 라스제어부(62)로부터 지시에 따라 내부라스(int.RAS)를 유지시키는 내부라스 발생기(66), 및 셀프 리프레시 때 내부라스(int.RAS)의 지연시간을 결정하기 위한 래거시 지연부(65)를 포함하는 라스타임 제어회로로 이루어진 것을 특징으로 한다.
일실시예에 따르면, 본 발명이 여기에 기재된 관점의 범위로 제한되는 것은 아니지만, 본 실시예에서는 라스타임 제어에 대한 설정값들을 저장하기 위한 모드 레지스터(69)에 상기 명령 종류에 따른 가산값을 저장하는 가산값 기록부와 상기 비교 기준값을 저장하는 비교 기준값 저장부를 통합하여 구비하며, 상기 가산값은 셀프 리프레시 명령의 경우에는 특정 표식값(예:0xff)을 갖도록 구현할 수 있다.
본 실시예는 상기 제3 실시예의 구현에서 입력받은 명령의 종류에 따라 라스타임을 결정하는 비교 기준값을 조정하는 기능 및 셀프 리프레시인 경우에는 종래의 래거시 지연부(인버터와 커패시터로 이루어진다)로 라스타임을 확보하는 기능을 위한 부분이 추가된 것이다. 이를 위해 상기 모드 레지스터에 가산값 기록부가 통합되어 구비되고, 상기 제3 실시예의 구성요소에 래거시 지연부(65)와 스위칭부(61)가 추가된다.
본 실시예에서 상기 라스타임 제어신호(tRASmin_clk)는 하이 인에이블이며, 상기 라스타임 제어신호(tRASmin_clk)의 인에이블 동안 내부라스(int.RAS)도 인에이블 되는데, 상기 내부라스(int.RAS)는 로우 인에이블이다. 상기 비교부(63)의 비교결과는 카운터(64)가 동작할때 하이구간이며 양 비교값이 동일할때 폴링되는 비교지표 신호(comp)로서 출력된다.
상기 모드 레지스터(69)에는 비교 기준값 및 명령별 가산값이 저장되는데, 상기 비교 기준값은 바람직한 라스신호의 지연시간과 외부에서 입력되는 클럭의 주기를 비교하여 리프레시 전에 미리 결정된다. 셀프 리프레시의 경우에는 상기 명령별 가산값에는 셀프 리프레시 표식값이 저장된다. 일실시예에 따르면, 본 발명이 여기에 기재된 관점의 범위로 제한되는 것은 아니지만, 상기 셀프 리프레시 표식값은 가산값 기록부가 표시할수 있는 최소 또는 최대값(예:0xff)이 될 수 있다.
상기 명령해독기(67)는 디램칩 외부에서 입력되는 신호들(/RAS, /CAS, CS, /WE 등)을 입력받아 디램 스펙에 따라 그 신호들에 담긴 명령을 해석하고, 해석된 명령의 종류에 따른 가산값을 계산하여 상기 가산값 저장부에 기록하며, 로액티브 펄스(ratvzp13)를 출력한다. 상기 로액티브 펄스(ratvzp13)는 상기 카운터(64) 및 라스제어부(62)의 특정 동작의 개시 신호가 된다. 구현에 따라서는 셀프 리프레시 표시를 상기 모드 레지스터(69)에 속하는 한 비트의 레지스터로서 표현할 수도 있다.
상기 카운터(64)의 구현, 동작 및 입/출력라인들의 연결형태는 상기 제1 실시예의 경우와 거의 동일하며, 유일한 차이점은 상기 카운터(64)와 상기 비교부(63) 중 적어도 하나는 상기 스위칭부(61)의 제어신호을 입력받아 그 동작 수행을 통제받는 것에 있다.
상기 비교부(63)는 상기 미리 설정된 비교 기준값에 명령 종류에 따른 가산값을 더한 합산치와 상기 카운트된 클럭수를 비교하여 동일한 경우 비교지표(comp)를 천이시키는 동작을 수행토록 구현된다.
이는 도 8에 도시된 상기 제1 및 제2 실시예의 비교기의 구성에 추가적으로, 별도의 합산기를 구비하고 각 비트별 mrs입력단자들을 상기 합산기의 비트별 출력단자들에 연결한 구조로서 구현한다. 이 경우 상기 합산기는 비교기준값 신호들(mrs<0:4>)과 가산값 저장부에 저장된 값을 입력받아, 양 값을 합산한 값을 상기 비트별 출력단자에 표시한다.
상기 비교부(63)는 비교결과 충분한 라스타임 기간을 유지하였음을 비교지표(comp)를 통해 상기 라스제어부(62)로 통지한다. 상기 비교지표(comp)는 래치되도록 구성되어 있어서 다음 비교결과가 나올 때까지 이전 출력값을 계속 유지하며, 상기 카운트회수와 비교 기준값이 일치하면 로우로 천이되며, 라스타임 제어신호(tRASmin_clk)의 활성화때 하이로 천이된다.
상기 라스제어부(62)는 라스타임 제어신호(tRASmin_clk)를 상기 내부라스 발생기(62)로 출력하는데, 상기 라스타임 제어신호(tRASmin_clk)는 상기 로액티브 펄스(ratvzp13) 입력시 하이로 천이되며, 상기 비교지표(comp)가 로우로 천이될 때 로우로 천이된다.
상기 라스발생기(66)는 상기 라스제어부(42)의 라스타임 제어신호(tRASmin_clk)를 입력받아, 상기 라스타임 제어신호(tRASmin_clk)가 하이인 구간동안 내부라스(int.RAS)를 인에이블시킨다.
상기 레거시 지연부(65)는 종래의 디램에서 내부라스를 지연시키기 위해 사용하던 지연기와 동일한 구조를 가지며, 상기 제2 실시예의 레거시 지연부와 동일하다.
상기 스위칭부(61)는 내부라스(int.RAS)의 지연시간을 외부 클럭의 카운팅으로서 판단할지, 레거시 지연부(65)로서 판단할지를 결정하기 위한 장치이다. 상기 판단은 외부의 클럭이 입력되지 않는 셀프 리프레시를 제외하고 클럭이 입력되는 다른 모든 리프레시때에는 본 발명의 외부 클럭 카운팅 방법을 선택하는데, 일실시 예에 따르면, 본 발명이 여기에 기재된 관점의 범위로 제한되는 것은 아니지만, 이는 상기 모드 레지스터(69) 내의 가산값 기록부에 저장된 셀프 리프레시 표식값의 존재 여부에 따라 이루어지도록 구현할 수 있다.
상기 스위칭부(61)의 구조는 상기 레거시 지연부(65)의 사용을 제어하는 레거시용 스위치와, 본 발명의 외부 클럭에 의한 지연장치 사용을 제어하는 클럭 카운팅 스위치로 구분할 수 있다.
도 9에 도시한 바와 같이, 상기 클럭 카운팅 스위치는 상기 리프레시 표시기 신호(tRAS_nop)와 리프레시 명령(상기 명령해독기의 명령해석 결과로서 출력되는 내부 커멘드 라인으로 구현됨)을 입력받아 카운팅 작동신호(tRAS_ctrl)를 출력한다. 상기 카운팅 작동신호(tRAS_ctrl)는 도 7에 도시한 바와 같이 카운터의 동작 조건 신호가 되는데, 구현에 따라서는 이 신호(tRAS_ctrl)가 비교기의 동작도 통제하도록 구현할 수도 있다. 본 실시예에서는 셀프 리프레시의 경우에 상기 가산값 기록부에 저장된 모든 비트값이 "1"이므로, 상기 리프레시 표시기 신호(tRAS_nop)는 상기 가산값 기록부의 모든 플립플롭에 기록된 값이 모두 '1'일때 '1'의 값을 가지도록 하는 앤드(and) 로직회로(미도시)가 도 9의 구성에 추가된다.
상기 레거시용 스위치는 셀프 리프레시가 아니면, 레거시 지연부 자체의 동작이 멈추도록 구현할 수도 있지만, 종래의 반도체 공정에 적용의 용이를 위해서는 레거시 지연부의 동작은 항상 이루어지고 단지 셀프 리프레시인 경우에만 그 출력이 라스제어부(62)로 연결시켜주는 구현이 바람직하다. 가장 간단하게 구현하는 경우 레거시용 스위치는 상기 리프레시 표시기 신호(tRAS_nop)를 게이트로 입력받는 스위칭 MOS트랜지스터로 이루질 수 있다.
셀프 리프레시를 제외한 리프레시이면 상기 카운팅 작동신호(tRAS_ctrl)는 '1'로 세팅되고, 도 7에 도시한 바와 같이 상기 '1'로 세팅된 카운팅 작동신호(tRAS_ctrl)는 상기 카운터(64)를 동작하게 하는 조건신호가 된다.
본 실시예의 동작과정을 상세히 설명하면 다음과 같다. 본 실시예의 내부라스 지연 회로에서 사용되는 라스타임 제어신호 생성방법은,
명령해독기(67)와, 외부 클럭 입력회수를 헤아리는 카운터(64)와, 비교부(63)와, 라스제어부(62)와, 레거시 지연부(65)를 포함하는 반도체 메모리 소자에 사용되는 라스타임 제어방법에 있어서,
상기 명령해독기(67)가 디램 외부의 명령을 입력받아 그 내용을 해석하는 단계(S310); 상기 해석된 명령에 대한 가산값을 계산하여 기록하는 단계(S315); 및 상기 명령해독기(67)에서 로액티브 펄스(ratvzp13)를 생성하여 상기 카운터 및 라스제어부로 전송하는 단계(S320)로 구성된 공통 절차들과,
상기 로액티브 펄스(ratvzp13)에 따라 카운터(64)는 리셋되고, 상기 라스제어부(62)는 상기 카운터(64)로 전송하는 라스타임 제어신호(tRASmin_clk)를 인에이블시키는 단계(S330); 상기 라스타임 제어신호(tRASmin_clk)의 인에이블에 따라 카운터가 기동되는 단계(S340); 상기 비교부(63)가 미리 설정된 비교 기준값 및 명령별 가산값의 합계와 상기 카운터(64)로부터 입력받은 카운트회수를 비교하여 동일하지 않는 경우 비교지표를 하이로 천이/유지시키는 것을 반복하는 단계(S350); 상기 단계의 비교결과 양 비교값이 동일하면 상기 비교부(63)가 비교지표(comp)를 로우로 천이시키는 단계(S360); 비교지표(comp)의 로우 천이를 입력받은 상기 라스제어부(62)가 상기 라스타임 제어신호(tRASmin_clk)를 디스에이블시키는 단계(S370); 및 상기 라스타임 제어신호(tRASmin_clk)의 디스에이블에 따라 상기 카운터(64)가 동작을 정지하는 단계(S380)로 구성된 클럭 카운팅 절차들과,
상기 S130단계의 라스타임 제어신호(tRASmin_clk)에 의해 인에이블되는 내부라스(int.RAS)를 상기 레거시 지연부(65)가 입력받는 단계(S420); 입력받은 상기 내부라스(int.RAS)의 인에이블 시점부터 일정기간이 경과한 후 상기 레거시 지연부(65)가 지연완료신호를 출력하는 단계(S430); 상기 지연완료신호를 입력받은 상기 라스제어부(62)가 상기 라스타임 제어신호(tRASmin_clk)를 디스에이블시키는 단계(S440)로 구성된 레거시 지연 절차들로 이루어지며,
상기 S310단계에서 해독한 명령이 셀프 리프레시인 경우 상기 클럭 카운팅 절차들로서 상기 라스타임 제어신호(tRASmin_clk)를 조절하며, 해독한 명령이 셀프 리프레시가 아닌 경우에는 상기 레거시 지연 절차들로서 상기 라스타임 제어신호(tRASmin_clk)를 조절하는 것을 특징으로 한다.
이하, 상기 각 단계들에 대한 부연설명을 기술한다.
10nsec의 시스템 클럭환경하에서의 본 실시예의 디램은 CPU나 칩셋으로부터 모드 레지스터의 비교 기준값을 "5"로 할 것을 요청받아, 디램 내부의 모드 레지스터(69)에 비교 기준값으로서 "5"를 기록하는 모드 레지스터 세팅 작업을 상기 단계들에 앞서 수행한다.
도 5와 같이 구성된 디램의 명령해석기(67)는 외부에서 입력받은 신호들(/RAS, /CAS, CS, /WE 등)의 조합으로부터 외부의 명령을 해석한다(S310). 상기 명령해석기(67)는 해석한 명령에 대한 가산값을 계산하여 상기 모드 레지스터(MRS) 내의 가산값 기록부에 기록한다(S315'). 이때 입력받은 명령이 셀프 리프레시인 경우에는 상기 가산값 기록부에 최대(최소)값을 기록한다. 구현에 따라서는 상기 모드 레지스터(MRS)에는 명령 종류 식별값을 기록하고 상기 비교부가 명령 종류에 따른 가산값을 계산하는 구성도 가능할 것이다. 또한, 상기 명령해석기(47)는 상기 열거한 내부라스를 활성화시켜야 하는 명령임이 확인되면 로액티브 펄스(ratvzp13)를 생성한다(S320).
상기 로액티브 펄스(ratvzp13)는 내부라스 생성과정들에 대한 개시신호로서 상기 카운터(64) 및 라스제어부(62)로 출력되며, 로액티브 펄스(ratvzp13)를 입력받은 카운터는 모든 구성 플립플롭들을 0으로 리셋하고 처음부터 카운트를 다시 진행할 준비를 완료한다(S330').
상기 라스제어부(62)는 상기 로액티브 펄스(ratvzp13)를 입력받으면 라스타임 제어신호(tRASmin_clk)를 하이로 천이시킨다(S330).
상기 라스타임 제어신호(tRASmin_clk)는 상기 내부라스 발생기(66) 및 카운터(64)로 출력되고 있으며, 상기 카운터(64)는 상기 라스타임 제어신호(tRASmin_clk)가 하이로 천이되면 카운팅 동작을 개시하여 외부 클럭의 입력수를 헤아리기 시작한다. 구현에 따라서는 상기 카운터 시동단계(S340)에 카운터를 리셋하는 것을 포함시키고 상기 S330'단계를 생략할 수도 있을 것이다.
상기 카운터(64)의 카운트회수는 상기 비교기(64)에 입력되며, 상기 비교기(63)는 상기 카운트회수를 상기 모드 레지스터(69)에 기록된 비교 기준값 및 명령별 가산값의 합산치와 비교하는 단계(S350)를 수행한다.
상기 S350단계에서 상기 비교기(64)는 카운트회수를 입력받고(S352)와, 상기 카운트회수와 상기 합산치가 동일하지 여부를 비교하여(S354), 동일하지 않는 경우 비교지표(comp)를 하이로 유지/천이 시키고(S356), 다음 카운트회수를 입력받아 S350단계를 계속 수행하게 된다.
상기 S354단계에서 카운트회수와 판단기준값이 동일하면 비교지표(comp)를 로우로 천이시키며(S360), 상기 S350단계의 반복과정을 벗어난다. 상기 라스제어부(62)는 입력받고 있던 상기 비교지표(comp)가 로우로 천이되면, 출력하고 있던 라스타임 제어신호(tRASmin_clk)를 로우로 천이시킨다(S370). 입력받던 상기 라스타임 제어신호(tRASmin_clk)가 로우로 천이되면, 상기 카운터는 수행중이던 카운팅 동작을 정지시킨다(S380).
상기 가산값 기록부의 모든 자리의 비트 출력은 앤드(and) 로직회로(미도시)에 연결되고, 상기 로직회로의 출력은 리프레시 표시기 신호(tRAS_nop)가 된다. 그런데, 외부 명령이 셀프 리프레시인 경우에는 상기 가산값으로 최대값이 저장되고, 이에 따라 상기 가산값 기록부의 모든 자리가 '1'로 되어 결국 상기 리프레시 표시기 신호가 '1'값을 가지게 된다. '1'로 표시된 리프레시 표시기 신호(tRAS_nop)에 의해 도 7 및 9에 도시한 바와 같이 카운터(64)의 동작이 멈추게 되어 상기 S330부터 S380으로 이루어진 클럭 카운팅 절차는 수행되지 않으며, 단지 상기 S330단계 중 라스타임 제어신호(tRASmin_clk)만 인에이블 된다. 이후, S420단계부터 S440단계까지의 레거시 지연절차가 수행된다.
상기 S420단계에서 일반적인 레거시 지연부는 내부라스(int.RAS)를 입력받는 것이 대부분이나, 경우에 따라서는 상기 라스타임 제어신호(tRASmin_clk)를 입력받도록 구현할 수도 있다.
상기 레거시 지연절차도 상기 리프레시 표시기(tRAS_nop)에 의해 그 수행자체가 정지하도록 구현할수도 있으며, 종래 구현에서의 변형의 용이를 위해 언제나 상기 레거시 지연절차가 수행되며 다만 상기 스위칭부에 의해 그 결과 출력의 라스제어부로의 입력만이 통제되도록 구현할 수도 있다.
본 실시예의 내부라스 발생기(65)도 상기 라스타임 제어신호(tRASmin_clk)에 맞추어 내부라스(int.RAS)를 발생시키는데, 상기 라스타임 제어신호(tRASmin_clk)을 통해 상기 내부라스(int.RAS)의 지연시간이 정해진 개수의 클럭 주기 만큼 유지되는 것이다. 내부라스(int.RAS)는 라스의 활성화를 지시하는 상기 라스타임 제어신호(tRASmin_clk)의 하이영역에서 상기 내부라스(int.RAS)가 로우값을 가지는 형태로 출력된다. 상기 내부라스(int.RAS)는 각 메모리 셀 영역을 제어하는 부분에 공급되어 셀에 대한 리드/라이트 동작에 대한 제어용으로 사용된다.
본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 이것에 의해 한정되지 않으며 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 본 발명의 기술사상과 아래에 기재될 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능함은 물론이다.
본 발명에 의한 라스타임 제어회로 및 라스타임 제어방법을 구현함에 의해, 디램의 외부에서 입력되는 정확한 시스템 클럭의 입력회수로서 라스신호의 최소지연시간을 정확하게 확보할 수 있는 효과가 있다.
본 발명의 제2 실시예에 의한 라스타임 제어회로 및 라스타임 제어방법을 구현함에 의해, 디램에 시스템 클럭이 입력되는 경우에는 외부에서 입력되는 정확한 시스템 클럭의 입력회수로서 라스신호의 최소지연시간을 정확하게 확보하며, 디램에 시스템 클럭이 입력되지 않는 경우에도 비교적 정확도가 떨어지는 종래의 인버터와 커패시터로 구성된 지연회로로 라스신호의 최소지연시간을 확보할 수 있는 효과가 있다.
본 발명의 제3 실시예에 의한 라스타임 제어회로 및 라스타임 제어방법을 구현함에 의해, 디램의 외부에서 입력되는 정확한 시스템 클럭의 입력회수로서 라스신호의 최소지연시간을, 각 외부 명령별로 명령을 수행하기에 적당한 서로다른 간격의 라스신호의 최소지연시간을 확보할 수 있는 효과가 있다.
본 발명의 제4 실시예에 의한 라스타임 제어회로 및 라스타임 제어방법을 구현함에 의해, 디램에 시스템 클럭이 입력되는 경우에는 디램의 외부에서 입력되는 정확한 시스템 클럭의 입력회수로서 라스신호의 최소지연시간을, 각 외부 명령별로 명령을 수행하기에 적당한 서로다른 간격의 라스신호의 최소지연시간을 확보하며,
디램에 시스템 클럭이 입력되지 않는 경우에도 비교적 정확도가 떨어지는 종래의 인버터와 커패시터로 구성된 지연회로로 라스신호의 최소지연시간을 확보할 수 있는 효과가 있다.

Claims (29)

  1. 삭제
  2. 반도체 메모리 소자에 있어서,
    외부로부터 입력받은 클럭수를 카운트하기 위한 카운터;
    상기 카운트된 클럭수를 미리 설정된 비교 기준값과 비교하기 위한 비교부;
    상기 비교부의 판단결과로부터 내부라스의 지연시간을 결정하기 위한 라스제어부;
    상기 라스제어부로부터 지시에 따라 내부라스를 유지시키기 위한 내부라스 발생기; 및
    상기 비교 기준값이 기록된 모드 레지스터
    를 포함하는 라스타임 제어회로.
  3. 제2항에 있어서,
    상기 비교부는 상기 카운트된 클럭수가 상기 비교 기준값과 동일할 때 천이되는 비교지표를 출력하고,
    상기 라스제어부는 상기 비교지표의 천이에 따라 디스에이블되는 라스타임 제어신호를 출력하고,
    상기 내부라스 발생기는 상기 라스타임 제어신호의 활성구간 동안 내부라스 신호를 인에이블시키는 라스타임 제어회로.
  4. 제 3항에 있어서,
    외부 신호를 입력받아 그 내용을 해석하며, 해석결과 내부라스를 활성화시키는 명령으로 판단되면 로액티브 펄스를 출력하는 명령해독부를 더 포함하며,
    상기 로액티브 펄스 발생에 따라 상기 라스타임 제어신호가 인에이블 되는 라스타임 제어회로.
  5. 제 4항에 있어서,
    상기 카운터는 상기 로액티브 펄스의 발생 후 리셋 및 기동되며, 상기 라스타임 제어신호가 디스에이블 되면 정지하는 라스타임 제어회로.
  6. 삭제
  7. 반도체 메모리 소자에 있어서,
    외부 신호를 입력받아 그 내용을 해석하기 위한 명령해독기;
    외부로부터 입력받은 클럭수를 카운트하기 위한 카운터;
    상기 카운트된 클럭수를 미리 설정된 비교 기준값과 비교하기 위한 비교부;
    상기 비교부의 판단결과로부터 내부라스의 지연시간을 결정하기 위한 라스제어부;
    상기 라스제어부로부터 지시에 따라 내부라스를 유지시키기 위한 내부라스 발생기;
    상기 명령해독기의 해석결과 셀프 리프레시인 경우에 내부라스의 지연시간을 결정하기 위한 래거시 지연부; 및
    상기 비교 기준값을 기록하기 위한 모드 레지스터
    를 포함하는 라스타임 제어회로.
  8. 제7항에 있어서,
    셀프 리프레시 때에는 상기 래거시 지연부에 의해, 셀프 리프레시가 아닌 때에는 상기 비교부에 의해 상기 라스제어부가 내부라스 유지시간을 제어하도록 하는 스위칭부를 더 포함하는 라스타임 제어회로.
  9. 제 8항에 있어서,
    상기 비교부는 상기 카운트된 클럭수가 상기 비교 기준값과 동일할 때 천이되는 비교지표를 출력하고,
    상기 라스제어부는 상기 비교지표의 천이에 따라 디스에이블되는 라스타임 제어신호를 출력하고,
    상기 내부라스 발생기는 상기 라스타임 제어신호의 활성구간 동안 내부라스 신호를 유지시키는 라스타임 제어회로.
  10. 제 9항에 있어서,
    상기 명령해독기는 내부라스를 활성화시키는 명령으로 판단되면 로액티브 펄스를 출력하며,
    상기 로액티브 펄스 발생에 따라 상기 라스타임 제어신호가 인에이블 되는 라스타임 제어회로.
  11. 제 10항에 있어서,
    상기 카운터는 상기 로액티브 펄스의 발생 후 리셋 및 기동되며, 상기 라스타임 제어신호가 디스에이블 되면 정지하는 라스타임 제어회로.
  12. 삭제
  13. 반도체 메모리 소자에 있어서,
    외부 신호를 입력받아 그 내용을 해석하기 위한 명령해독기;
    외부로부터 입력받은 클럭수를 카운트하기 위한 카운터;
    미리 설정된 비교 기준값 및 입력받은 명령 종류에 따른 가산값의 합산치와 상기 카운트된 클럭수를 비교하기 위한 비교부;
    상기 비교부의 판단결과로부터 내부라스의 지연시간을 결정하기 위한 라스제어부;
    상기 라스제어부로부터 지시에 따라 내부라스를 유지시키기 위한 내부라스 발생기; 및
    상기 비교 기준값 및 상기 명령 종류에 따른 가산값을 기록하기 위한 모드 레지스터
    를 포함하는 라스타임 제어회로.
  14. 제13항에 있어서,
    상기 비교부는 상기 카운트된 클럭수가 상기 합산치와 동일할 때 천이되는 비교지표를 출력하고,
    상기 라스제어부는 상기 비교지표의 천이에 따라 디스에이블되는 라스타임 제어신호를 출력하고,
    상기 내부라스 발생기는 상기 라스타임 제어신호의 활성구간 동안 내부라스 신호를 유지시키는 라스타임 제어회로.
  15. 제 14항에 있어서,
    외부 신호를 입력받아 그 내용을 해석하며, 해석결과 내부라스를 활성화시키는 명령으로 판단되면 로액티브 펄스를 출력하는 명령해독부를 더 포함하며,
    상기 로액티브 펄스 발생에 따라 상기 라스타임 제어신호가 인에이블 되는 라스타임 제어회로.
  16. 제 15항에 있어서,
    상기 카운터는 상기 로액티브 펄스의 발생 후 리셋 및 기동되며, 상기 라스타임 제어신호가 디스에이블 되면 정지하는 라스타임 제어회로.
  17. 삭제
  18. 반도체 메모리 소자에 있어서,
    외부 신호를 입력받아 그 내용을 해석하기 위한 명령해독기;
    외부로부터 입력받은 클럭수를 카운트하기 위한 카운터;
    미리 설정된 비교 기준값 및 입력받은 명령 종류에 따른 가산값의 합산치와 상기 카운트된 클럭수를 비교하기 위한 비교부;
    상기 비교부의 판단결과로부터 내부라스의 지연시간을 결정하기 위한 라스제어부;
    상기 라스제어부로부터 지시에 따라 내부라스를 유지시키기 위한 내부라스 발생기;
    상기 명령해석기의 해석결과 셀프 리프레시인 경우에 내부라스의 지연시간을 결정하기 위한 래거시 지연부; 및
    상기 비교 기준값 및 상기 명령 종류에 따른 가산값을 기록하기 위한 모드 레지스터
    를 포함하는 라스타임 제어회로.
  19. 제18항에 있어서,
    셀프 리프레시 때에는 상기 래거시 지연부에 의해, 셀프 리프레시가 아닌 때에는 상기 비교부에 의해 상기 라스제어부가 내부라스 유지시간을 제어하도록 하는 스위칭부를 더 포함하는 라스타임 제어회로.
  20. 제 19항에 있어서,
    상기 비교부는 상기 카운트된 클럭수가 상기 합산치와 동일할 때 천이되는 비교지표를 출력하고,
    상기 라스제어부는 상기 비교지표의 천이에 따라 디스에이블되는 라스타임 제어신호를 출력하고,
    상기 내부라스 발생기는 상기 라스타임 제어신호의 활성구간 동안 내부라스 신호를 유지시키는 라스타임 제어회로.
  21. 제 20항에 있어서,
    상기 명령해독기는 내부라스를 활성화시키는 명령으로 판단되면 로액티브 펄스를 출력하며,
    상기 로액티브 펄스 발생에 따라 상기 라스타임 제어신호가 인에이블 되는 라스타임 제어회로.
  22. 제 21항에 있어서,
    상기 카운터는 상기 로액티브 펄스의 발생 후 리셋 및 기동되며, 상기 라스타임 제어신호가 디스에이블 되면 정지하는 라스타임 제어회로.
  23. 외부에서 입력되는 클럭수를 카운트하는 카운터와, 비교부를 포함하는 반도체 메모리 소자에 있어서,
    외부에서 리프레시 명령을 입력받는 단계(S10);
    상기 카운터를 리셋 및 기동시키고, 내부라스를 인에이블시키는 단계(S20);
    상기 비교부가 상기 카운터로부터 입력받은 클럭수로 소정 지연시간 경과를 판단하는 단계(S40); 및
    상기 판단 결과 소정 지연시간이 경과하였으면 상기 내부라스를 디스에이블시키고, 상기 카운터를 정지시키는 단계(S60)를 포함하는 라스타임 제어방법.
  24. 명령해독기와, 외부에서 입력되는 클럭수를 카운트하는 카운터와, 비교부와, 내부라스를 제어하는 라스타임 제어신호를 출력하는 라스제어부를 포함하는 반도체 메모리 소자에 있어서,
    상기 명령해독기가 디램 외부의 명령을 입력받아 그 내용을 해석하는 단계(S110);
    상기 명령해독기에서 로액티브 펄스를 생성하여 상기 카운터 및 라스제어부 로 전송하는 단계(S120);
    상기 카운터를 리셋 및 기동시키고, 상기 라스타임 제어신호를 인에이블시키는 단계(S130);
    상기 비교부가 상기 카운터로부터 입력받은 클럭수를 미리 설정된 비교 기준값과 비교하는 단계(S150);
    상기 비교 결과 두 값이 동일하면 비교지표로 지연시간 경과를 표시하는 단계(S160);
    상기 비교지표의 표시에 따라 상기 라스타임 제어신호를 디스에이블시키고, 상기 카운터의 동작을 정지시키는 단계(S180)를 포함하는 라스타임 제어방법.
  25. 제 24항에 있어서, 상기 S150단계는
    상기 비교기가 상기 클럭수를 입력받는 단계(S152); 및
    상기 클럭수와 상기 비교 기준값이 동일하지 여부를 비교하는 단계(S154)를 포함하며,
    상기 S154단계의 비교 결과 동일하지 않는 경우 다음 클럭수를 입력받기 위해 상기 S152단계로 복귀하는 라스타임 제어방법.
  26. 제 24항 또는 제25항에 있어서,
    지연완료신호를 출력하기 위한 레거시 지연부를 더 포함한 반도체 소자 내의 상기 라스타임 제어방법은,
    상기 S130단계의 라스타임 제어신호에 의해 인에이블되는 내부라스를 상기 레거시 지연부가 입력받는 단계(S220);
    입력받은 상기 내부라스의 인에이블 시점부터 일정기간이 경과한 후 지연완료신호를 출력하는 단계(S230); 및
    상기 라스타임 제어신호를 디스에이블시키는 단계(S240)를 더 포함하며,
    상기 S110단계에서 해독한 명령이 셀프 리프레시인 경우 상기 S220단계 내지 S240단계로 상기 라스타임 제어신호를 조절하며,
    해독한 명령이 셀프 리프레시가 아닌 경우에는 상기 S130 내지 S180단계로 상기 라스타임 제어신호를 조절하는 것을 특징으로 하는 라스타임 제어방법.
  27. 명령해독기와, 외부에서 입력되는 클럭수를 카운트하는 카운터와, 비교부와, 내부라스를 제어하는 라스타임 제어신호를 출력하는 라스제어부를 포함하는 반도체 메모리 소자에 있어서,
    상기 명령해독기가 디램 외부의 명령을 입력받아 그 내용을 해석하는 단계(S310);
    상기 해석된 명령을 기록하는 단계(S315);
    상기 명령해독기에서 로액티브 펄스를 생성하여 상기 카운터 및 라스제어부 로 전송하는 단계(S320);
    상기 카운터를 리셋 및 기동시키고, 상기 라스타임 제어신호를 인에이블시키는 단계(S330);
    상기 비교부가 미리 설정된 비교 기준값 및 명령별 가산값의 합계치와 상기 카운터로부터 입력받은 클럭수를 비교하여 동일하지 않는 경우 비교지표를 하이로 만드는 것을 반복하는 단계(S350);
    상기 비교 결과 두 값이 동일하면 비교지표로 지연시간 경과를 표시하는 단계(S360);
    상기 비교지표의 표시에 따라 상기 라스타임 제어신호를 디스에이블시키고, 상기 카운터의 동작을 정지시키는 단계(S380)를 포함하는 라스타임 제어방법.
  28. 제 27항에 있어서, 상기 S350단계는
    상기 비교기가 상기 클럭수를 입력받는 단계(S352); 및
    상기 S315단계에서 기록된 명령에 대한 가산값을 구하여 상기 비교 기준값에 합산하는 단계(S353);
    상기 클럭수와 상기 합산 결과값이 동일하지 여부를 비교하는 단계(S354); 및
    상기 S354단계의 비교 결과 동일하지 않는 경우 다음 클럭수를 입력받기 위해 상기 S352단계로 복귀하는 라스타임 제어방법.
  29. 제 27항 또는 제28항에 있어서,
    지연완료신호를 출력하기 위한 레거시 지연부를 더 포함한 반도체 소자 내의 상기 라스타임 제어방법은,
    상기 S330단계의 라스타임 제어신호에 의해 인에이블되는 내부라스를 상기 레거시 지연부가 입력받는 단계(S420);
    입력받은 상기 내부라스의 인에이블 시점부터 일정기간이 경과한 후 상기 레거시 지연부가 지연완료신호를 출력하는 단계(S430); 및
    상기 라스타임 제어신호를 디스에이블시키는 단계(S440)를 더 포함하며,
    상기 S310단계에서 해독한 명령이 셀프 리프레시인 경우 상기 S420단계 내지 S440단계로 상기 라스타임 제어신호를 조절하며,
    해독한 명령이 셀프 리프레시가 아닌 경우에는 상기 S340 내지 S370단계로 상기 라스타임 제어신호를 조절하는 것을 특징으로 하는 라스타임 제어방법.
KR1020040027914A 2004-04-22 2004-04-22 외부클럭을 사용한 디램의 라스타임 제어회로 및 라스타임제어방법 KR100612950B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020040027914A KR100612950B1 (ko) 2004-04-22 2004-04-22 외부클럭을 사용한 디램의 라스타임 제어회로 및 라스타임제어방법
US11/024,984 US7145814B2 (en) 2004-04-22 2004-12-30 RAS time control circuit and method for use in DRAM using external clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040027914A KR100612950B1 (ko) 2004-04-22 2004-04-22 외부클럭을 사용한 디램의 라스타임 제어회로 및 라스타임제어방법

Publications (2)

Publication Number Publication Date
KR20050102507A KR20050102507A (ko) 2005-10-26
KR100612950B1 true KR100612950B1 (ko) 2006-08-14

Family

ID=35136233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040027914A KR100612950B1 (ko) 2004-04-22 2004-04-22 외부클럭을 사용한 디램의 라스타임 제어회로 및 라스타임제어방법

Country Status (2)

Country Link
US (1) US7145814B2 (ko)
KR (1) KR100612950B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10692561B2 (en) 2017-11-06 2020-06-23 Samsung Electronics Co., Ltd. Semiconductor memory device, memory system, and refresh method thereof

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070121398A1 (en) * 2005-11-29 2007-05-31 Bellows Mark D Memory controller capable of handling precharge-to-precharge restrictions
KR100761380B1 (ko) * 2006-06-29 2007-09-27 주식회사 하이닉스반도체 반도체 메모리 장치
KR100950474B1 (ko) * 2007-12-28 2010-03-31 주식회사 하이닉스반도체 라스 타임 제어 회로
KR100929833B1 (ko) * 2008-04-02 2009-12-07 주식회사 하이닉스반도체 출력 인에이블 신호 생성 회로와 생성 방법
KR20130129785A (ko) * 2012-05-21 2013-11-29 에스케이하이닉스 주식회사 반도체 메모리 장치
KR20150133234A (ko) * 2013-03-21 2015-11-27 피에스4 뤽스코 에스.에이.알.엘. 반도체 장치
KR20150117775A (ko) 2014-04-10 2015-10-21 에스케이하이닉스 주식회사 테스트 장치 및 그의 동작 방법
US10141044B2 (en) * 2016-02-02 2018-11-27 Mediatek Inc. Memory interface circuit having signal detector for detecting clock signal

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08315571A (ja) * 1995-05-19 1996-11-29 Matsushita Electron Corp 半導体記憶装置
KR19990020992A (ko) * 1997-08-30 1999-03-25 윤종용 고속 다이나믹 램 인터페이스 제어 장치 및 방법
US5978310A (en) * 1996-06-29 1999-11-02 Hyundai Electronics Industries Co., Ltd. Input buffer for a semiconductor memory device
JP2000231789A (ja) * 1999-02-09 2000-08-22 Hitachi Ltd 半導体集積回路装置
US6343043B2 (en) * 2000-03-13 2002-01-29 Oki Electric Industry Co., Ltd. Dynamic random access memory
KR20030050742A (ko) * 2001-12-19 2003-06-25 삼성전자주식회사 자동 프리차아지 기능을 위한 ｔＲＡＳ 프로그래밍 방법및 이를 구현한 반도체 메모리 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS643896A (en) * 1987-06-24 1989-01-09 Mitsubishi Electric Corp Semiconductor dynamic ram
JPH0799619B2 (ja) * 1989-12-28 1995-10-25 三菱電機株式会社 半導体記憶装置
KR100214435B1 (ko) * 1990-07-25 1999-08-02 사와무라 시코 동기식 버스트 엑세스 메모리
TW198135B (ko) * 1990-11-20 1993-01-11 Oki Electric Ind Co Ltd
US5530944A (en) * 1991-02-27 1996-06-25 Vlsi Technology, Inc. Intelligent programmable dram interface timing controller
US5384745A (en) * 1992-04-27 1995-01-24 Mitsubishi Denki Kabushiki Kaisha Synchronous semiconductor memory device
US6172935B1 (en) * 1997-04-25 2001-01-09 Micron Technology, Inc. Synchronous dynamic random access memory device
KR19990069337A (ko) * 1998-02-06 1999-09-06 윤종용 복합 반도체 메모리장치의자기 테스트 회로 및 이를 이용한 자기 테스트 방법
JP4748828B2 (ja) * 1999-06-22 2011-08-17 ルネサスエレクトロニクス株式会社 半導体記憶装置
JP4345204B2 (ja) * 2000-07-04 2009-10-14 エルピーダメモリ株式会社 半導体記憶装置
JP4000028B2 (ja) 2001-09-18 2007-10-31 株式会社東芝 同期型半導体記憶装置
JP4318163B2 (ja) 2002-04-01 2009-08-19 株式会社ルネサステクノロジ 半導体記憶装置及びその制御方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08315571A (ja) * 1995-05-19 1996-11-29 Matsushita Electron Corp 半導体記憶装置
US5978310A (en) * 1996-06-29 1999-11-02 Hyundai Electronics Industries Co., Ltd. Input buffer for a semiconductor memory device
KR19990020992A (ko) * 1997-08-30 1999-03-25 윤종용 고속 다이나믹 램 인터페이스 제어 장치 및 방법
JP2000231789A (ja) * 1999-02-09 2000-08-22 Hitachi Ltd 半導体集積回路装置
US6343043B2 (en) * 2000-03-13 2002-01-29 Oki Electric Industry Co., Ltd. Dynamic random access memory
KR20030050742A (ko) * 2001-12-19 2003-06-25 삼성전자주식회사 자동 프리차아지 기능을 위한 ｔＲＡＳ 프로그래밍 방법및 이를 구현한 반도체 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10692561B2 (en) 2017-11-06 2020-06-23 Samsung Electronics Co., Ltd. Semiconductor memory device, memory system, and refresh method thereof

Also Published As

Publication number Publication date
KR20050102507A (ko) 2005-10-26
US20050237827A1 (en) 2005-10-27
US7145814B2 (en) 2006-12-05

Similar Documents

Publication Publication Date Title
US8355288B2 (en) Semiconductor memory device with temperature sensing device capable of minimizing power consumption in refresh
JP2843481B2 (ja) リフレッシュアドレステスト回路を備えた半導体メモリ装置
JP2009176421A (ja) 半導体記憶装置
US7362643B2 (en) Semiconductor-memory device and bank refresh method
CN110111825B (zh) 伪静态随机存取存储器及其控制方法
US11417385B1 (en) Semiconductor memory apparatus
US6999368B2 (en) Semiconductor memory device and semiconductor integrated circuit device
JP4837357B2 (ja) 半導体記憶装置
KR100612950B1 (ko) 외부클럭을 사용한 디램의 라스타임 제어회로 및 라스타임제어방법
KR100856069B1 (ko) 반도체 메모리 장치 및 그의 구동방법
KR100615413B1 (ko) 반도체 메모리
JP4275033B2 (ja) 半導体記憶装置とテスト回路及び方法
JP7064633B1 (ja) 半導体メモリ装置
KR100462085B1 (ko) 반도체 기억 회로
JP2006146992A (ja) 半導体メモリ装置
US6930946B2 (en) Refresh control and internal voltage generation in semiconductor memory device
KR100634440B1 (ko) 오토-리프레쉬 명령에 선별적으로 동작하는 디램, 그것의오토-리프레쉬 동작을 제어하는 메모리, 디램 및 메모리를포함한 메모리 시스템, 그리고 그것의 동작 방법들
US7287142B2 (en) Memory device and method for arbitrating internal and external access
JP6975298B1 (ja) 半導体記憶装置
KR100911229B1 (ko) 반도체 기억 장치
JP2004185686A (ja) 半導体記憶装置
TWI773203B (zh) 半導體記憶體裝置
US20240055037A1 (en) Pseudo-static random access memory
KR102524199B1 (ko) 반도체 메모리 장치
KR100286346B1 (ko) 에스디램의 리프레쉬 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110726

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120720

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee