KR20030050742A - 자동 프리차아지 기능을 위한 ｔＲＡＳ 프로그래밍 방법및 이를 구현한 반도체 메모리 장치 - Google Patents

자동 프리차아지 기능을 위한 ｔＲＡＳ 프로그래밍 방법및 이를 구현한 반도체 메모리 장치 Download PDF

Info

Publication number
KR20030050742A
KR20030050742A KR1020010081257A KR20010081257A KR20030050742A KR 20030050742 A KR20030050742 A KR 20030050742A KR 1020010081257 A KR1020010081257 A KR 1020010081257A KR 20010081257 A KR20010081257 A KR 20010081257A KR 20030050742 A KR20030050742 A KR 20030050742A
Authority
KR
South Korea
Prior art keywords
tras
value
memory device
semiconductor memory
predetermined
Prior art date
Application number
KR1020010081257A
Other languages
English (en)
Inventor
경계현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010081257A priority Critical patent/KR20030050742A/ko
Publication of KR20030050742A publication Critical patent/KR20030050742A/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

자동 프리차아지 기능을 위한 tRAS 프로그래밍 방법 및 이를 구현한 반도체 메모리 장치가 개시된다. 본 발명에 따른 반도체 메모리 장치는 tRAS가 클럭 싸이클의 배수로 설정되고, 설정된 tRAS에 대응하는 값으로 프로그램된 값이 저장되는 레지스터 수단 및 소정의 레지스터 프로그래밍 명령어에 응답하여, 레지스터 수단에 프로그램된 값이 입력되도록 제어하는 제어 수단을 구비한다. 또한, 자동 프리차아지 명령이 인가되면 모드 레지스터에 프로그램된 값을 이용하여 프리차아지 동작의 시작 시점을 제어하는 자동 프리차아지 제어부가 더 구비된다. 본 발명의 tRAS 프로그래밍 방법 및 이를 구현한 반도체 메모리 장치에 의하여, tRAS 파라미터가 정확한 주기를 가지는 디램의 클럭 싸이클의 배수로 프로그램될 수 있고, 프로그램된 tRAS 값을 이용함으로써 자동 프리차아지 동작 시점이 정확하게 제어될 수 있다.

Description

자동 프리차아지 기능을 위한 ｔＲＡＳ 프로그래밍 방법 및 이를 구현한 반도체 메모리 장치{Method and semiconductor memory device, capable of tRAS programming for auto precharge}
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는 다이나믹형 반도체 메모리(DRAM, Dynamic Random Access Memory, 이하 디램이라 함) 장치의 tRAS를 포함한 AC 파라미터의 프로그래밍 및 이를 이용하여 자동 프리차아지 동작을 제어하는 것에 관한 것이다.
디램에서는 메모리셀에 데이터를 쓰거나 메모리셀의 데이터를 읽기 전에 비트 라인 등이 소정의 전압 레벨로 프리차아지되어야 한다. 이와 같은 프리차아지 동작은 프리차아지 동작을 지시하는 신호 또는 명령(command)이 발생되면, 디램 내부에서 수행된다.
도 1A는 종래의 동기식 디램(Synchronous DRAM)의 프리차아지 동작에 대한 타이밍도이다. 이를 참조하면, 액티브 명령(ACT)이 인가된 후부터 tRAS 시간 후에 프리차아지 명령(PRE)이 인가됨으로써 비로소 프리차아지 동작이 시작된다. 액티브 명령(ACT)은 메모리 뱅크 내의 어느 한 로우(즉, 워드라인)를 활성화하기 위해 사용되는 명령이다. tRAS 와 tRP는 디램의 타이밍 파라미터(또는 AC 파라미터)들로서, tRAS는 액티브 명령(ACT)의 인가 시점부터 프리차아지 시작 시점까지의 시간을 나타내는 파리미터이고, tRP는 프리차아지 동작의 시작 시점부터 다음 액티브명령(ACT)이 인가되는 시점까지의 시간을 나타내는 파라미터이다.
그런데, 현재 사용되고 있는 동기식 디램(SDRAM)과 더블 데이터 레이트의 동기식 디램(DDR SDRAM)은 명령 효율을 증가시키기 위해 자동 프리차아지(auto precharge) 기능을 가진다. 자동 프리차아지란 프리차아지 동작을 지시하는 프리차아지 명령의 인가 없이, 즉 명시적인 프리차아지 명령(PRE) 없이 자동적으로 수행되는 프리차아지를 말한다.
도 1B는 동기식 디램의 자동 프리차아지 동작을 설명하기 위한 타이밍도이다. 자동 프리차아지는 특정 메모리 뱅크의 워드라인을 명령에 의해 액티브한 뒤 독출(RD) 또는 기입(WR) 명령을 인가할 때, 특정 어드레스 비트를 '하이레벨'로 인가함에 의해 발생된다. 이와 같은 상황이 발생하면 디램은 자동 프리차아지 명령(AutoPRE)이 인가된 것으로 판단하여 명시적인 프리차아지 명령(PRE) 없이 자동으로 일정 시간 후에 상기의 워드라인 및 비트 라인 등의 프리차아지를 수행하게 된다.
도 1B를 참조하면, 액티브 명령(ACT)이 인가된 지 2 클럭 사이클(2tCK) 후에 독출 명령(RD)와 함께 자동 프리차아지 명령(AutoPRE)이 인가된다. 그러면, 액티브 명령(ACT) 인가 후 tRAS 후인 T1 시점에서 자동으로 프리차아지 동작이 시작된다.
그런데, 자동 프리차아지 기능을 수행함에 있어서 주의하여할 것은 디램 내의 프리차아지 시작 시점이 너무 빠르면 tRAS 파라미터를 침범하게 되고 너무 늦으면 tRP 파라미터를 침범하게 된다는 점이다.
도 1C에 내부 지연 체인(delay chain)을 사용하여 프리차아지 시작 시점을제어하는 종래의 동기식 디램의 자동 프리차아지 동작에 대한 타이밍도가 도시된다.
도 1C를 참조하면, 액티브 명령(ACT)이 인가된 후 이를 내부 지연 체인을 사용하여 tRAS 시간만큼 지연시킨 신호(tRAS_DEL)에 의해 자동 프리차아지가 시작된다. 그런데, 일반적으로 저항 및 커패시터 등으로 이루어지는 내부 지연 체인을 이용하여 지연 시간을 정확하게 제어하기가 힘들다. 도 1C에서 첫 번째 경우(Case1)와 두 번째 경우(Case2)는 내부 지연 체인의 지연 시간이 tRAS 보다 작아 tRAS 파라미터를 침범하는 경우이고, 세 번째 경우(Case3)는 지연 시간이 tRAS 보다 커 tRP 파라미터를 침범하는 경우이다.
더구나, 클럭(CLK)의 주파수가 증가하면 할수록 내부 지연 체인에 대한 정확도가 더욱 요구된다. 예를 들어 133MHz 클럭을 사용할 경우, 클럭의 한 주기는 7.5ns가 되나 266MHz에서는 3.75ns가 되어 공정 변수 등을 고려할 때 프리차아지 시작 시점의 정확한 제어가 어렵게 된다.
따라서, 자동 프리차아지 동작의 시작 시점을 정확하게 제어할 수 있는 디램이 요구된다. 자동 프리차아지 시점을 정확하게 제어하기 위해서는, tRAS 파라미터를 정확한 주기를 가지는 반도체 메모리 장치의 클럭 싸이클의 배수로 프로그램하여 이를 이용하는 것이 가장 효율적이다. tRAS 파라미터을 포함하여 클럭 싸이클의 배수로 정의될 수 있는 반도체 메모리 장치의 파라미터를 클럭 싸이클의 배수로 프로그램하는데 있어서는, 적은 수의 비트를 이용함으로써 디램 내의 메모리 공간을 효율적으로 사용하여 프로그램할 수 있는 방법이 요구된다.
본 발명이 이루고자 하는 제1 기술적 과제는 tRAS 파라미터를 클럭 싸이클의 배수로 프로그래밍할 수 있는 반도체 메모리 장치를 제공하는 것이다.
본 발명이 이루고자 하는 제2 기술적 과제는 tRAS 파라미터를 클럭 싸이클의 배수로 프로그래밍함으로써, 자동 프리차아지 동작시 프리차아지 시작 시점을 정확하게 제어할 수 있는 반도체 메모리 장치를 제공하는 것이다.
본 발명이 이루고자 하는 제3 기술적 과제는 클럭 싸이클의 배수로 정의되는 반도체 메모리 장치의 파라미터를, 적은 수의 비트를 이용하여 효율적으로 프로그래밍할 수 있는 반도체 메모리 장치를 제공하는 것이다.
본 발명이 이루고자 하는 제4 기술적 과제는 반도체 메모리 장치의 tRAS 파라미터를 클럭 싸이클의 배수로 프로그래밍하는 방법을 제공하는 것이다.
본 발명이 이루고자 하는 제5 기술적 과제는 반도체 메모리 장치의 tRAS 파라미터를 클럭 싸이클의 배수로 프로그래밍함으로써, 자동 프리차아지 동작시 프리차아지 시작 시점을 정확하게 제어할 수 있는 자동 프리차아지 방법을 제공하는 것이다.
본 발명이 이루고자 하는 제6 기술적 과제는 클럭 싸이클의 배수로 정의되는 반도체 메모리 장치의 파라미터를, 적은 수의 비트를 이용하여 효율적으로 프로그래밍하는 방법을 제공하는 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 상세한 설명이 제공된다.
도 1a는 종래의 동기식 디램의 프리차아지 동작에 대한 타이밍도이다.
도 1b는 동기식 디램의 자동 프리차아지 동작을 설명하기 위한 타이밍도이다.
도 1c에 종래의 동기식 디램의 자동 프리차아지 동작에 대한 타이밍도이다.
도 2는 본 발명의 일 실시예에 따른 반도체 메모리 장치를 보여주는 블록도이다.
도 3은 본 발명의 일 실시예에 따른 tRAS 프로그래밍 방법을 설명하기 위한 도면이다.
도 4a, 도 4b는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 자동 프리차아지 방법을 설명하기 위한 타이밍도들이다.
도 5는 본 발명의 다른 일 실시예에 따른 tRAS 프로그래밍 방법을 설명하기 위한 도면이다.
도 6은 본 발명의 또 다른 일 실시예에 따른 tRAS 프로그래밍 방법을 설명하기 위한 도면이다.
상기 제1 기술적 과제를 달성하기 위한 본 발명의 반도체 메모리 장치는tRAS가 클럭 싸이클의 배수로 설정되고, 상기 설정된 tRAS에 대응하는 값으로 프로그램된 값이 저장되는 레지스터 수단; 및 소정의 레지스터 프로그래밍 명령어에 응답하여, 상기 레지스터 수단에 상기 프로그램된 값이 입력되도록 제어하는 제어 수단을 구비하는 것을 특징으로 한다.
상기 제2 기술적 과제를 달성하기 위한 본 발명의 반도체 메모리 장치는 tRAS가 클럭 싸이클의 배수로 설정되고, 상기 설정된 tRAS에 대응하는 값으로 프로그램된 값이 저장되는 레지스터 수단; 소정의 레지스터 프로그래밍 명령어에 응답하여, 상기 레지스터 수단에 상기 프로그램된 값이 입력되도록 제어하는 제어 수단; 및 상기 자동 프리차아지 명령이 인가되면 상기 프로그램된 값을 이용하여 프리차아지 동작의 시작 시점을 제어하는 자동 프리차아지 제어부를 구비하는 것을 특징으로 한다.
상기 제3 기술적 과제를 달성하기 위한 본 발명의 반도체 메모리 장치는 상기 반도체 장치의 소정의 파라미터가 클럭 싸이클의 배수로 설정되고, 상기 설정된 파라미터 값에서 소정의 오프셋을 뺀 값으로 프로그램된 값이 저장되는 레지스터 수단; 소정의 레지스터 프로그래밍 명령어에 응답하여, 상기 레지스터 수단에 상기 프로그램된 값이 입력되도록 제어하는 제어 수단을 구비하며, 상기 반도체 메모리 장치는 상기 레지스터 수단에 저장된 상기 프로그램된 값에서 상기 오프셋을 더함으로써 상기 파라미터 값을 인식하는 것을 특징으로 한다.
상기 제4 기술적 과제를 달성하기 위한 본 발명은 반도체 메모리 장치의 tRAS를 상기 반도체 메모리 장치에 프로그래밍하는 방법에 관한 것이다. 본 발명에따른 반도체 메모리 장치의 tRAS 프로그래밍 방법은 (a) 상기 tRAS를 상기 클럭 싸이클의 배수로 설정하는 단계; 및 (b) 상기 설정된 tRAS 에 대응하는 값으로 프로그래밍하여, 상기 프로그램된 값을 소정의 레지스터 수단에 저장하는 단계를 구비하는 것을 특징으로 한다.
상기 제5 기술적 과제를 달성하기 위한 본 발명은 반도체 메모리 장치에서 자동 프리차아지 동작을 수행하는 방법에 관한 것이다. 본 발명에 따른 반도체 메모리 장치의 자동 프리차아지 방법은 (a) 소정의 tRAS를 상기 클럭 싸이클의 배수로 설정하는 단계; (b) 상기 설정된 tRAS에 대응하는 값으로 프로그래밍하여, 상기 프로그램된 값을 소정의 레지스터 수단에 저장하는 단계; 및 (c) 소정의 자동 프리차아지 명령이 인가되면 상기 레지스터 수단에 저장된 상기 프로그램된 값을 이용하여 상기 자동 프리차아지 동작의 시작 시점을 제어하는 단계를 구비하는 것을 특징으로 한다.
상기 제6 기술적 과제를 달성하기 위한 본 발명은 반도체 메모리 장치의 클럭 싸이클의 배수로 정의되는 파라미터를 상기 반도체 메모리 장치에 프로그래밍하는 방법에 관한 것이다. 본 발명에 따른 반도체 메모리 장치의 파라미터 프로그래밍 방법은 (a) 상기 파라미터를 상기 클럭 싸이클의 배수로 설정하는 단계; (b) 상기 설정된 파라미터의 값에서 소정의 오프셋을 뺀 값으로 프로그램하는 단계; (c) 상기 프로그램된 값을 소정의 레지스터 수단에 저장하는 단계; 및 (d) 상기 레지스터 수단에 저장된 상기 프로그램된 값에서 상기 오프셋을 더함으로써 상기 파라미터 값을 인식하는 단계를 구비하는 것을 특징으로 한다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 일 실시예에 따른 반도체 메모리 장치를 나타내는 블록도이다. 이를 참조하면, 본 발명의 일 실시예에 따른 반도체 메모리 장치(100)는 레지스터 수단(110) 및 제어 수단(120)을 구비한다.
반도체 메모리 장치의 파라미터인 tRAS는 클럭 싸이클의 배수로 설정된다. 설정된 tRAS에 대응하는 값으로 프로그램된 값이 레지스터 수단(110)에 저장된다. 그리고, 제어 수단(120)은 소정의 레지스터 프로그래밍 명령(RP_CMD)에 응답하여, 레지스터 수단(110)에 프로그램된 값이 입력되도록 제어한다. 이 때, 프로그램된 값은 외부로부터 입력되는 어드레스(A0~A11)를 전송하는 어드레스 버스(140)를 통하여 레지스터 수단(110)에 전달될 수 있으며, 레지스터 프로그래밍 명령(RP_CMD)은 어드레스 핀들 외의 명령어 인가 핀을 통하여 제어 수단(120)에 인가될 수 있다.
레지스터 수단(110)에 저장되는 프로그램된 값은 클럭 싸이클의 배수로 설정된 tRAS에 직접적으로 대응되는 값일 수 있다. 예를 들어, 설정된 tRAS가 4 tCK이면 '100', 설정된 tRAS가 5 tCK이면 '101'로 프로그램되는 경우이다. tCK는 클럭싸이클의 단위이다. 이와 달리, 레지스터 수단(110)에 저장되는 값이 오프셋(offset)을 이용하여 프로그램된 값일 수도 있다. 여러 가지 방법으로 클럭 싸이클의 배수로 설정된 tRAS를 레지스터 수단(110)에 프로그래밍할 수 있다. 이 방법들에 대해서는 뒤에서 상세히 기술된다.
클럭 싸이클의 배수로 설정되고, 프로그램된 tRAS를 이용하여 자동 프리차아지 동작의 시작 시점을 제어하기 위해서는 본 발명의 일 실시예에 따른 반도체 메모리 장치는 자동 프리차아지 제어부(130)를 더 구비하는 것이 바람직하다. 자동 프리차아지 제어부(130)는 프로그램된 tRAS를 이용하여 프리차아지 동작의 시작 시점을 제어하는 수단으로서, 프리차아지 동작 시점을 알리기 위하여 카운팅 동작을 하는 내부 카운터(132)를 포함한다. 내부 카운터(132)의 동작에 대한 상세한 설명도 후술하기로 한다.
본 발명은 tRAS 파라미터를 클럭 싸이클의 배수로 프로그래밍하기 위한 수단으로 일반적으로 동기식 디램에서 사용되는 모드 레지스터 셋(Mode Register Set)동작을 이용할 수 있다. 모드 레지스터는 버스트 타입(burst type), 버스트 길이(burst length), 동작 모드(operation mode), 카스 레이턴시(CAS latency) 등 동기식 디램의 특정 동작 모드를 정의하기 위해 사용되는 레지스터이다.
상기와 같이 본 발명의 반도체 메모리 장치(100)에서 tRAS를 프로그램하기 위한 수단으로 모드 레지스터가 사용되는 경우에는, 레지스터 프로그래밍 명령(RP_CMD)은 동기식 디램에서 일반적으로 모드 레지스터를 프로그래밍하는데 이용되는 로드 모드 레지스터(Load Mode Register) 명령이 이용될 수 있다.
그리고, 다수개의 디램이 하나의 메모리 모듈(module) 상에 구비되는 경우, 설정된 tRAS값 또는 프로그램된 tRAS 값이 메모리 모듈 상의 특정 롬(ROM)에 저장되었다가, 디램의 모드 레지스터의 프로그래밍시 모드 레지스터의 특정 부분에 저장될 수 있다.
도 3은 본 발명의 일 실시예에 따른 모드 레지스터를 이용한 tRAS 프로그래밍 방법을 나타낸다. 도 3에는 12 비트의 하나의 모드 레지스터가 도시된다. 모드 레지스터의 12비트(Mx) 중에서 하위 3 비트(M2, M1, M0)가 tRAS 프로그래밍용으로 할당된다. 모드 레지스터의 나머지 비트들(M3~M11)은 동작 모드(Operation Mode)등을 지정하기 위하여 사용된다.
tRAS 프로그래밍용으로 3개의 비트가 사용되므로, 세 비트 M2, M1, M0의 조합 가능한 수는 '000', '001', '010', ..., '111'로서 8개이다. tRAS가 0~3tCK로 설정되는 경우가 없으면, 도 3에 도시된 바와 같이, 하위 4가지 조합('000'~'011')은 사용되지 않는다. 그리고, '100'은 4tCK, '101'은 5tCK, '110'은 6tCK, '111'은 7tCK을 각각 프로그램하는데 사용된다. 예를 들어, 클럭(CLK)이 100MHz인 경우 모드 레지스터의 tRAS용 비트들(M2, M1, M0)이 '100'으로 프로그래밍되면, 실제 tRAS는 4 tCK에 해당되는 40ns가 되는 것이다.
도 3에 도시된 본 발명의 일 실시예에 따른 모드 레지스터를 이용한 tRAS 프로그래밍 방법은 클럭 싸이클의 배수로 설정된 tRAS에 직접적으로 대응되는 값으로 프로그래밍하는 방법이다.
도 4A, 도 4B는 본 발명의 일 실시예에 따른 반도체 메모리 장치의 자동 프리차아지 방법을 설명하기 위한 타이밍도들이다. 상기 설명한 바와 같이, 본 발명의 일 실시예에 따른 자동 프리차아지 방법의 구현을 위하여 내부 카운터(도 2의 132)를 포함하는 자동 프리차아지 제어부(130)가 구비되는 것이 바람직하다. 그리고, 설명의 편의를 위하여, tRAS는 5 tCK로, 즉, 도 3에 도시된 모드 레지스터의 tRAS용 비트들(M2, M1, M0)이 '101'로 프로그램되어 있다고 가정한다.
먼저, 도 4A를 참조하면, 내부 카운터(132)는 초기에 '000'으로 리셋되어 있다가, 액티브 명령(ACT)이 인가되면 외부에서 인가되는 클럭(CLK)에 동기되어 카운팅을 시작한다. 내부 카운터(132)는 매 클럭 싸이클마다 카운트 값(IN_CNT)을 하나씩 증가시키는 업-카운팅을 한다. 그리고, 내부 카운터(132)의 카운트 값(IN_CNT)이 모드 레지스터에 프로그램된 tRAS 값인 '101'과 일치하는 다음 클럭 싸이클에서 프리차아지 동작이 시작된다.
도 4B를 참조하면, 내부 카운터(132)는 초기에 모드 레지스터에 프로그램된 tRAS 값(여기서는 '101')으로 리셋되어 있다가, 액티브 명령(ACT)이 인가되면 클럭(CLK)에 동기되어 카운팅을 시작한다. 내부 카운터(132)는 매 클럭 싸이클마다 카운트 값(IN_CNT)을 하나씩 감소시키는 다운-카운팅을 한다. 그리고, 내부 카운터(132)의 카운트 값(IN_CNT)이 '000'과 일치하는 다음 클럭 싸이클에서 프리차아지 동작이 시작된다.
상술한 바와 같이, tRAS 파라미터를 클럭 싸이클의 배수로 프로그램하고, 내부 카운터(132)를 구비하여 프로그램된 tRAS를 카운팅함으로써 자동 프리차아지 동작 시작 시점이 정확하게 제어될 수 있다. 도 4A 및 도 4B에 도시된 내부카운터(132)의 카운팅 동작은 클럭(CLK)의 상승 에지(rising edge)에 동기되어 이루어진다. 그러나, 내부 카운터(132)의 카운팅 동작이 클럭(CLK)의 하강 에지(falling edge)에 동기되어 이루어질 수도 있다.
도 5는 본 발명의 다른 일 실시예에 따른 모드 레지스터를 이용한 tRAS 프로그래밍 방법을 나타낸다. 도 5에는 도 3에서와 마찬가지로 12 비트의 하나의 모드 레지스터가 도시된다. 모드 레지스터의 12비트(Mx) 중에서 하위 2 비트(M1, M0)가 tRAS 프로그래밍용으로 할당된다.
tRAS 프로그래밍용으로 2개의 비트(M1, M0)가 사용되므로 조합 가능한 수는 '00', '01', '10', '11'로서 4개이다. '00'은 4tCK, '01'은 5tCK, '10'은 6tCK, 그리고 '11'은 7tCK을 각각 프로그래밍 하는데 사용된다.
도 3에 도시된 방법은 실제 사용되는 tRAS의 종류는 4개인데, 할당되는 비트수가 3개이므로 1비트가 불필요하게 할당된다는 문제점이 있다. 도 5에서 도시된 본 발명의 다른 일 실시예에 따른 tRAS 프로그래밍 방법에서는 도 3에 도시된 방법의 문제점을 개선하여 꼭 필요한 비트 수만을 할당하기 위해 오프셋을 사용한다.
설정되는 tRAS값의 종류가 4, 5, 6, 7 tCK이면, 이들은 각각 클럭 싸이클의 4, 5, 6, 7 배수이다. 그런데, 실제 모드 레지스터에 프로그램될때는 설정된 tRAS값에서 소정의 오프셋(OFFSET)을 뺀 값이 저장된다. 여기서, 오프셋(OFFSET)은 tRAS값 중에서 최소값인 4 tCK이다. 즉, 설정된 tRAS가 4tCK일 때는 모드 레지스터의 M1, M0비트들이 '00'으로, 5tCK일 때는 '01'로, 6tCK일 때는 '10'으로, 7tCK일 때는 '11'로 각각 프로그램되어 모드 레지스터에 저장된다. 그리고, 모드 레지스터에 프로그램되어 있는 값에서 실제 tRAS값을 구하기 위해서는 오프셋(OFFSET)을 더해야 한다. 즉, 반도체 메모리 장치는 모드 레지스터에 저장되어 있는 프로그램된 값에서 오프셋(OFFSET)인 4tCK를 더함으로써 상기 설정된 tRAS를 인식한다.
따라서, 도 5에 도시된 본 발명의 다른 일 실시예에 따른 tRAS 프로그래밍 방법이 구현된 반도체 메모리 장치에서, 본 발명의 자동 프리차아지 방법이 수행되기 위해서는 오프셋(OFFSET)이 고려되어야 한다. 설명의 편의를 위하여, tRAS는 5 tCK로, 즉, 도 5에 도시된 모드 레지스터의 tRAS용 비트들(M1, M0)이 '01'로 프로그램되어 있다고 가정한다.
먼저, 본 발명의 다른 일 실시예에 따른 tRAS 프로그래밍 방법이 구현된 반도체 메모리 장치의 내부 카운터(132)가 도 4A에 도시된 것처럼, 액티브 명령(ACT)이 인가된 후 클럭(CLK)에 동기되어 업-카운팅을 시작하는 경우를 살펴본다. 이 경우에는, 내부 카운터(132)의 카운트 값(IN_CNT)이 초기에 '0'으로 리셋되고, 카운트 값(IN_CNT)이 모드 레지스터에 프로그램된 tRAS 값인 '01'에 오프셋(OFFSET)을 더한 값인 '101'과 일치하는 다음 클럭 싸이클에서 프리차아지 동작이 시작된다. 모드 레지스터에 프로그램된 tRAS 값에 오프셋(OFFSET)을 더한 값은 설정된 tRAS 값이므로, 결국 내부 카운터(132)의 카운트 값(IN_CNT)이 설정된 tRAS 값과 일치하는 다음 클럭 싸이클에서 자동 프리차아지 동작이 시작되도록 제어되면 되는 것이다.
다음으로, 본 발명의 다른 일 실시예에 따른 tRAS 프로그래밍 방법이 구현된 반도체 메모리 장치의 내부 카운터(132)가 도 4B에 도시된 것처럼, 액티브명령(ACT)이 인가된 후 클럭(CLK)에 동기되어 다운-카운팅을 시작하는 경우를 살펴본다. 이 경우에는, 내부 카운터(132)의 카운트 값(IN_CNT)이 초기에 설정된 tRAS 값으로 리셋되고, 카운트 값(IN_CNT)이 '0'과 일치하는 다음 클럭 싸이클에서 프리차아지 동작이 시작된다.
도 5에 도시된 방법과 같이 tRAS를 프로그래밍함으로써, 도 3에 도시된 방법에 비하여 tRAS의 프로그래밍에 사용되는 모드 레지스터의 비트 수가 1개 절약된다. 절약된 비트는 다른 용도로 사용될 수 있다. 도 5에 도시된 모드 레지스터에서 절약된 하나의 비트(M10)는 버스트 타입(Burst Type)을 설정하는데 사용된다.
도 3과 도 5에 각각 도시된 tRAS 프로그래밍 방법을 조합하면, 사용하는 비트의 수는 최소화하면서도, 주파수가 높아짐에 따라 더 많은 클럭 싸이클의 배수를 필요로 하는 파라미터를 효율적으로 프로그래밍할 수 있다. 도 3과 도 5에 도시된 방법을 조합한 방법이 도 6에 도시된다.
도 6은 본 발명의 또 다른 일 실시예에 따른 모드 레지스터를 이용한 tRAS 프로그래밍 방법을 나타낸다. 본 발명의 또 다른 일 실시예에 따른 tRAS 프로그래밍 방법은 도 3에 도시된 방법과 마찬가지로, 12 비트의 하나의 모드 레지스터가 사용된다.
모드 레지스터의 12비트(Mx) 중에서 하위 3 비트(M2, M1, M0)가 tRAS 프로그래밍용으로 할당된다. 이 중에서 M2 비트는 오프셋(OFFSET) 사용 여부를 나타내는 비트로 사용된다. 즉, 오프셋(OFFSET)이 사용되면 오프셋 비트(M2)는 제1 레벨(예를 들어 '0')로 설정되고, 오프셋(OFFSET)이 사용되지 않으면 오프셋 비트(M2)는제2 레벨(예를 들어 '1')로 설정된다.
사용되는 오프셋(OFFSET)이 8tCK라 가정하면, 모드 레지스터의 tRAS용 비트들(M2, M1, M0)의 조합들 중에서 '000' ~ '011'은 8~11tCK를 프로그램하는데 사용되고, '100'~'111'은 4~7tCK를 프로그램하는데 사용된다.
그리고, 반도체 메모리 장치는 오프셋 비트(M2)가 제1 레벨인 경우에는 모드 레지스터에 저장되어 있는 프로그램된 값에 오프셋(OFFSET: 8tCK)을 더함으로써 설정된 tRAS를 인식하고, 오프셋 비트(M2)가 제2 레벨인 경우에는 모드 레지스터에 저장되어 있는 프로그램된 값을 설정된 tRAS로 인식한다.
도 6에 도시된 방법은 도 3에 도시된 방법과 같이 3비트로 0~7 tCK를 프로그램하는 것이 아니라, 동일한 3비트로 4~11 tCK를 프로그램할 수 있다.
그러므로, 주파수가 높아짐에 따라 더 많은 클럭 싸이클의 배수를 필요로 할 수 있는 tRAS를 적은 수의 비트를 이용하여 클럭 싸이클의 배수로 효율적으로 디램에 프로그래밍할 수 있다.
상기 도 5 및 도 6에 도시된, 오프셋을 이용하여 tRAS를 프로그래밍 방법은 클럭 싸이클의 배수로 정의되는 다른 파라미터를 프로그램하는데도 적용될 수 있다.
예를 들어, 카스 레이턴시(CAS latency)의 최소값이 0tCK가 아니라 소정의 값 이상인 경우, 본 발명의 다른 일 실시예에 따른 tRAS 프로그래밍 방법 또는 본 발명의 또 다른 일 실시예에 따른 tRAS 프로그래밍 방법을 적용하면, 적은 비트수로 카스 레이턴시 값을 효율적으로 프로그래밍할 수 있다.
카스 레이턴시는 칼럼 어드레스가 인가된 시점부터 데이터 버스에 데이터가 나타나기까지의 시간을 말하는 디램의 AC 파라미터의 일종이다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 tRAS 프로그래밍 방법 및 이를 구현한 반도체 메모리 장치에 의하여, tRAS 파라미터가 정확한 주기를 가지는 디램의 클럭 싸이클의 배수로 프로그램될 수 있고, 프로그램된 tRAS 값을 이용함으로써 자동 프리차아지 동작의 시작 시점이 정확하게 제어될 수 있다.
또한 본 발명의 파라미터 프로그래밍 방법 및 이를 구현한 반도체 메모리 장치에 의하여, 반도체 메모리 장치의 클럭 싸이클의 배수로 정의되는 파라미터를 적은 수의 비트를 이용하여 효율적으로 디램에 프로그래밍할 수 있다.

Claims (24)

  1. 반도체 메모리 장치에 있어서,
    tRAS가 클럭 싸이클의 배수로 설정되고, 상기 설정된 tRAS에 대응하는 값으로 프로그램된 값이 저장되는 레지스터 수단; 및
    소정의 레지스터 프로그래밍 명령어에 응답하여, 상기 레지스터 수단에 상기 프로그램된 값이 입력되도록 제어하는 제어 수단을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제 1항에 있어서, 상기 레지스터 수단은
    모드 레지스터인 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 1항에 있어서,
    상기 반도체 메모리 장치는 소정의 액티브 명령에 응답하여 카운팅을 시작하고 상기 클럭 싸이클에 동기되어 카운팅을 하는 내부 카운터를 더 구비하며,
    상기 반도체 메모리 장치는 상기 내부 카운터의 값이 소정의 설정치와 일치하는 다음 클럭 싸이클에서 자동 프리차아지 동작을 시작하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 3항에 있어서,
    상기 내부 카운터는 초기에 '0'으로 리셋되어 있다가 상기 클럭 싸이클에 동기되어 카운트를 하나씩 증가시키는 업-카운팅을 하며,
    상기 설정치는 상기 설정된 tRAS 값인 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 3항에 있어서,
    상기 내부 카운터는 초기에 상기 설정된 tRAS 값으로 리셋되어 있다가 상기 클럭 싸이클에 동기되어 카운트를 하나씩 감소시키는 다운-카운팅을 하며,
    상기 설정치는 '0'인 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 1항에 있어서,
    상기 프로그램된 값은 상기 설정된 tRAS에서 소정의 오프셋을 뺀 값이며,
    상기 반도체 메모리 장치는 상기 레지스터 수단에 저장된 상기 프로그램된 값에서 상기 오프셋을 더함으로써 상기 설정된 tRAS를 인식하는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제 1항에 있어서,
    상기 프로그램된 값이 저장되는 상기 레지스터 수단의 어느 한 비트는 오프셋이 사용되는 경우 제1 레벨로 설정되고, 오프셋이 사용되지 않으면 제2 레벨로 설정됨으로써 오프셋 사용 여부를 나타내는 비트로 사용되며,
    상기 반도체 메모리 장치는 상기 오프셋 사용 여부를 나타내는 비트가 상기 제1 레벨인 경우에는 상기 레지스터 수단에 저장된 상기 프로그램된 값에 소정의 오프셋을 더함으로써 상기 설정된 tRAS를 인식하고, 상기 오프셋 사용 여부를 나타내는 비트가 상기 제2 레벨인 경우에는 상기 레지스터 수단에 저장된 상기 프로그램된 값을 상기 설정된 tRAS로 인식하는 것을 특징으로 하는 반도체 메모리 장치.
  8. 반도체 메모리 장치에 있어서,
    tRAS가 클럭 싸이클의 배수로 설정되고, 상기 설정된 tRAS에 대응하는 값으로 프로그램된 값이 저장되는 레지스터 수단;
    소정의 레지스터 프로그래밍 명령어에 응답하여, 상기 레지스터 수단에 상기 프로그램된 값이 입력되도록 제어하는 제어 수단; 및
    상기 자동 프리차아지 명령이 인가되면 상기 프로그램된 값을 이용하여 프리차아지 동작의 시작 시점을 제어하는 자동 프리차아지 제어부를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제 8항에 있어서, 상기 레지스터 수단은
    모드 레지스터인 것을 특징으로 하는 반도체 메모리 장치.
  10. 제 8항에 있어서,
    상기 자동 프리차아지 제어부는 소정의 액티브 명령에 응답하여 카운팅을 시작하고 상기 클럭 싸이클에 동기되어 카운팅을 하는 내부 카운터를 포함하며,
    상기 반도체 메모리 장치는 상기 내부 카운터의 값이 소정의 설정치와 일치하는 다음 클럭 싸이클에서 자동 프리차아지 동작을 시작하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 제 10항에 있어서,
    상기 내부 카운터는 초기에 '0'으로 리셋되어 있다가 상기 클럭 싸이클에 동기되어 카운트를 하나씩 증가시키는 업-카운팅을 하며,
    상기 설정치는 상기 설정된 tRAS 값인 것을 특징으로 하는 반도체 메모리 장치.
  12. 제 10항에 있어서,
    상기 내부 카운터는 초기에 상기 설정된 tRAS 값으로 리셋되어 있다가 상기 클럭 싸이클에 동기되어 카운트를 하나씩 감소시키는 다운-카운팅을 하며,
    상기 설정치는 '0'인 것을 특징으로 하는 반도체 메모리 장치.
  13. 반도체 메모리 장치에 있어서,
    상기 반도체 장치의 소정의 파라미터가 클럭 싸이클의 배수로 설정되고, 상기 설정된 파라미터 값에서 소정의 오프셋을 뺀 값으로 프로그램된 값이 저장되는 레지스터 수단;
    소정의 레지스터 프로그래밍 명령어에 응답하여, 상기 레지스터 수단에 상기 프로그램된 값이 입력되도록 제어하는 제어 수단을 구비하며,
    상기 반도체 메모리 장치는 상기 레지스터 수단에 저장된 상기 프로그램된 값에서 상기 오프셋을 더함으로써 상기 파라미터 값을 인식하는 것을 특징으로 하는 반도체 메모리 장치.
  14. 제 13항에 있어서, 상기 레지스터 수단은
    모드 레지스터인 것을 특징으로 하는 반도체 메모리 장치.
  15. 제 13항에 있어서, 상기 파라미터는
    tRAS인 것을 특징으로 하는 상기 반도체 메모리 장치.
  16. 제 13항에 있어서, 상기 파라미터는
    카스 레이턴시인 것을 특징으로 하는 상기 반도체 메모리 장치.
  17. 반도체 메모리 장치의 tRAS를 상기 반도체 메모리 장치에 프로그래밍하는 방법에 있어서,
    (a) 상기 tRAS를 상기 클럭 싸이클의 배수로 설정하는 단계; 및
    (b) 상기 설정된 tRAS 에 대응하는 값으로 프로그래밍하여, 상기 프로그램된 값을 소정의 레지스터 수단에 저장하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 tRAS 프로그래밍 방법.
  18. 제 17항에 있어서,
    상기 (b) 단계는,
    (b1) 상기 설정된 tRAS에서 소정의 오프셋을 빼서 상기 프로그램된 값을 생성하는 단계; 및 (b2) 상기 프로그램된 값을 상기 레지스터 수단에 저장하는 단계를 포함하고,
    상기 반도체 메모리 장치의 tRAS 프로그래밍 방법은,
    (c) 상기 레지스터 수단에 저장된 상기 프로그램된 값에서 상기 오프셋을 더함으로써 상기 설정된 tRAS를 인식하는 단계를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치의 tRAS 프로그래밍 방법.
  19. 제 17항에 있어서,
    상기 (b) 단계는,
    (b1) 상기 설정된 tRAS에서 소정의 오프셋을 빼서 상기 프로그램된 값을 생성하는 단계; (b2) 소정의 오프셋 비트를 제1 레벨로 설정하는 단계; 및 (b3) 상기 설정된 tRAS에 대응하는 값과 상기 오프셋 비트를 상기 레지스터 수단에 저장하는 단계를 포함하고,
    상기 반도체 메모리 장치의 tRAS 프로그래밍 방법은
    (c) 상기 오프셋 비트가 상기 제1 레벨이면, 상기 레지스터 수단에 저장된 상기 프로그램된 값에서 상기 오프셋을 더함으로써 상기 설정된 tRAS를 인식하는 단계를 더 구비하는 것을 특징으로 하는 반도체 메모리 장치의 tRAS 프로그래밍 방법.
  20. 반도체 메모리 장치에서 자동 프리차아지 동작을 수행하는 방법에 있어서,
    (a) 소정의 tRAS를 상기 클럭 싸이클의 배수로 설정하는 단계;
    (b) 상기 설정된 tRAS에 대응하는 값으로 프로그래밍하여, 상기 프로그램된 값을 소정의 레지스터 수단에 저장하는 단계; 및
    (c) 소정의 자동 프리차아지 명령이 인가되면 상기 레지스터 수단에 저장된 상기 프로그램된 값을 이용하여 상기 자동 프리차아지 동작의 시작 시점을 제어하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 자동 프리차아지 방법.
  21. 제 20항에 있어서, 상기 (c) 단계는
    (c1) 소정의 액티브 명령에 응답하여 카운팅을 시작하는 단계;
    (c2) 상기 클럭 싸이클에 동기되어 카운팅을 함으로써 카운트값을 변경하는 단계; 및
    (c3) 상기 카운트값이 소정의 설정치와 일치하는 다음 클럭 싸이클에서 자동 프리차아지 동작을 시작하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 자동 프리차아지 방법.
  22. 반도체 메모리 장치의 클럭 싸이클의 배수로 정의되는 파라미터를 상기 반도체 메모리 장치에 프로그래밍하는 방법에 있어서,
    (a) 상기 파라미터를 상기 클럭 싸이클의 배수로 설정하는 단계;
    (b) 상기 설정된 파라미터의 값에서 소정의 오프셋을 뺀 값으로 프로그램하는 단계;
    (c) 상기 프로그램된 값을 소정의 레지스터 수단에 저장하는 단계; 및
    (d) 상기 레지스터 수단에 저장된 상기 프로그램된 값에서 상기 오프셋을 더함으로써 상기 파라미터 값을 인식하는 단계를 구비하는 것을 특징으로 하는 반도체 메모리 장치의 파라미터 프로그래밍 방법.
  23. 제 22항에 있어서, 상기 파라미터는
    tRAS인 것을 특징으로 하는 반도체 메모리 장치의 파라미터 프로그래밍 방법.
  24. 제 22항에 있어서, 상기 파라미터는
    카스 레이턴시인 것을 특징으로 하는 반도체 메모리 장치의 파라미터 프로그래밍 방법.
KR1020010081257A 2001-12-19 2001-12-19 자동 프리차아지 기능을 위한 ｔＲＡＳ 프로그래밍 방법및 이를 구현한 반도체 메모리 장치 KR20030050742A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010081257A KR20030050742A (ko) 2001-12-19 2001-12-19 자동 프리차아지 기능을 위한 ｔＲＡＳ 프로그래밍 방법및 이를 구현한 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010081257A KR20030050742A (ko) 2001-12-19 2001-12-19 자동 프리차아지 기능을 위한 ｔＲＡＳ 프로그래밍 방법및 이를 구현한 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20030050742A true KR20030050742A (ko) 2003-06-25

Family

ID=29576444

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010081257A KR20030050742A (ko) 2001-12-19 2001-12-19 자동 프리차아지 기능을 위한 ｔＲＡＳ 프로그래밍 방법및 이를 구현한 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR20030050742A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612950B1 (ko) * 2004-04-22 2006-08-14 주식회사 하이닉스반도체 외부클럭을 사용한 디램의 라스타임 제어회로 및 라스타임제어방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0139493B1 (ko) * 1994-12-08 1998-07-15 김광호 비트라인 프리차아지전압 발생회로
KR19980037820A (ko) * 1996-11-22 1998-08-05 김광호 반도체 메모리 장치
KR20010058996A (ko) * 1999-12-30 2001-07-06 박종섭 반도체메모리장치의 오토프리차지 수행 회로
KR20010061377A (ko) * 1999-12-28 2001-07-07 박종섭 자동 프리차지 제어장치
KR20010063504A (ko) * 1999-12-22 2001-07-09 박종섭 래치와 명령 디코딩을 한 번에 하는 동기식메모리 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0139493B1 (ko) * 1994-12-08 1998-07-15 김광호 비트라인 프리차아지전압 발생회로
KR19980037820A (ko) * 1996-11-22 1998-08-05 김광호 반도체 메모리 장치
KR20010063504A (ko) * 1999-12-22 2001-07-09 박종섭 래치와 명령 디코딩을 한 번에 하는 동기식메모리 장치
KR20010061377A (ko) * 1999-12-28 2001-07-07 박종섭 자동 프리차지 제어장치
KR20010058996A (ko) * 1999-12-30 2001-07-06 박종섭 반도체메모리장치의 오토프리차지 수행 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612950B1 (ko) * 2004-04-22 2006-08-14 주식회사 하이닉스반도체 외부클럭을 사용한 디램의 라스타임 제어회로 및 라스타임제어방법

Similar Documents

Publication Publication Date Title
EP1168358B1 (en) Refresh-type memory with zero write recovery time and no maximum cycle time
JP5098391B2 (ja) 半導体メモリ、システムおよび半導体メモリの動作方法
KR100719377B1 (ko) 데이터 패턴을 읽는 반도체 메모리 장치
US20080205175A1 (en) Auto-precharge control circuit in semiconductor memory and method thereof
KR100194396B1 (ko) 동기형 dram
JP4428319B2 (ja) 半導体記憶装置およびバンク・リフレッシュ方法
JP3735834B2 (ja) 同期型ｒａｍ装置とシステムバスを共有する同期型フラッシュメモリ装置の消去及び書込み方法
US6795363B2 (en) Refresh control method of semiconductor memory device and semiconductor memory device comprising the same control method
KR100895656B1 (ko) 반도체 메모리, 반도체 메모리의 동작 방법, 메모리컨트롤러 및 시스템
KR100424118B1 (ko) 클럭 신호의 주파수 정보를 이용하여 셀 동작을 제어하는동기식 반도체 메모리 장치
US6166973A (en) Memory device with multiple-bit data pre-fetch function
KR100510491B1 (ko) 부분 활성화 구조를 가지고 페이지 모드 동작이 가능한반도체 메모리 장치 및 그 동작 방법
JP4717373B2 (ja) 半導体メモリ
KR100212142B1 (ko) 매크로 명령기능을 가진 동기식 반도체 메모리장치와 매크로 명령의 저장 및 실행방법
US8248866B2 (en) Semiconductor storage device and its control method
KR100419270B1 (ko) 반도체 메모리
US5790468A (en) Refresh counter for synchronous dynamic random access memory and method of testing the same
US7180822B2 (en) Semiconductor memory device without decreasing performance thereof even if refresh operation or word line changing operation occur during burst operation
US5729500A (en) Draw with variable internal operation frequency
KR20030050742A (ko) 자동 프리차아지 기능을 위한 ｔＲＡＳ 프로그래밍 방법및 이를 구현한 반도체 메모리 장치
US20080247261A1 (en) Semiconductor memory device and control method thereof
KR101191942B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 명령 입력방법
US6728143B2 (en) Integrated memory
US7068564B2 (en) Timer lockout circuit for synchronous applications
US7061819B2 (en) Memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application