KR940012838A - 입출력신호가 동일단자에서 구현되는 스위칭회로 - Google Patents

입출력신호가 동일단자에서 구현되는 스위칭회로 Download PDF

Info

Publication number
KR940012838A
KR940012838A KR1019920022039A KR920022039A KR940012838A KR 940012838 A KR940012838 A KR 940012838A KR 1019920022039 A KR1019920022039 A KR 1019920022039A KR 920022039 A KR920022039 A KR 920022039A KR 940012838 A KR940012838 A KR 940012838A
Authority
KR
South Korea
Prior art keywords
input
terminal
output
output signal
circuit
Prior art date
Application number
KR1019920022039A
Other languages
English (en)
Other versions
KR960002930B1 (ko
Inventor
남명현
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019920022039A priority Critical patent/KR960002930B1/ko
Priority to JP23145293A priority patent/JP3459445B2/ja
Priority to US08/126,967 priority patent/US5598121A/en
Publication of KR940012838A publication Critical patent/KR940012838A/ko
Application granted granted Critical
Publication of KR960002930B1 publication Critical patent/KR960002930B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
    • H03K17/6221—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors combined with selecting means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/002—Switching arrangements with several input- or output terminals

Landscapes

  • Electronic Switches (AREA)

Abstract

이 발명에 의해 입출력신호가 동일 단자에서 출력되는 스위칭 회로는, 스위칭 소자와 표시소자에 연결되어 출력 신호가 입력 신호에 영향을 주지 못하도록 하는 입출력신호 인터페이스회로와, 상기 입출력 신호 인터페이스회로에 연결되어 상기 스위칭 소자의 입력신호와 출력신호를 분리하여 주는 입출력신호 분리회로를 구성하여 입출력신호가 동일 단자에서 출력되도록 함으로써, 동일한 스위칭 소자가 반복적으로 입력될경우에는 최초에 입력된 신호만 유효하고 그뒤의 동일한 스위칭 소자의 반복 입력은 무시되도록 하고, 또한, 하나의 스위칭 소자와 또하나의 스위칭 소자와의 입력 간격이 지연 소자의 지연 시간보다 짧을 경우에는 먼저 누른 스위칭 소자에 연결된 표시 소자만 점등되도록 할 수 있다. 또한, 스위칭 소자와 표시 소자의 확장이 간단하게 이루어짐으로써 단자수의 감소에 의한 주변 회로의 감소와 소형화가 가능해진다.

Description

입출력신호가 동일단자에서 구현되는 스위칭회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 이 발명에 따른 입출력신호가 동일단자에서 구현되는 스위칭 회로의 일실시예를 나타낸 블럭도.
제3도는 이 발명에 따른 상기 제2도의 스위칭 회로를 좀더 구체적으로 나타낸 블럭도.
제4도는 이 발명에 따른 상기 제3도의 입출력신호 인터페이스 회로의 상세한 회로도.

Claims (11)

  1. 스위칭 소자의 입력에 의해 선택된 표시 소자를 점등시키는 입출력단자가 스위칭 회로에 있어서, 스위칭소자와 표시소자에 연결되어 출력 신호가 입력 신호에 영향을 주지 못하도록 하는 입출력신호 인터페이스회로와, 상기 입출력 신호 인터페이스 회로에 연결되어 상기 스위칭 소자의 입력신호와 출력신호를 분리하여 주는 입출력 신호 분리회로로 이루어지는 입출력신호가 동일단자에서 구현되는 스위칭회로.
  2. 제1항에 있어서, 입출력 신호를 동일 단자에서 출력하는 입출력신호 인터페이스 회로와 입출력 신호 분리회로에 대해 집적화가 이루어짐을 특징으로 하는 입출력신호가 동일단자에서 구현되는 스위칭회로.
  3. 제1항에 있어서, 동일한 스위칭 소자가 반복적으로 입력될 경우에는 최초에 입력된 신호만 유효하고 그뒤의 동일한 스위칭 소자의 반복 입력은 무시됨을 특징으로 하는 입출력신호가 동일단자에서 구현되는 스위칭회로.
  4. 제1항에 있어서, 상기 입출력 신호 인터페이스 회로는, 스위칭 소자의 입력신호가 입출력단을 통해 입력되면 해당 스위칭 소자의 입력신호 및 전출력 신호를 상기 입출력신호 분리회로로 출력하는 입력 처리부와, 상기 입출력신호 분리회로의 출력단에 연결되어 상기 입출력신호 분리회로의 출력에 따라 표시 소자를 제어하는 출력처리부로 구성되는 입출력신호가 동일단자에서 구현되는 스위칭회로.
  5. 제4항에 있어서, 상기 입력처리부는, 베이스단에는 입출력단 (Bi)이 연결되고 콜렉터단에는 전원단(VCC)단이 연결되며 에미터단에는 분압저항 (R1, R2)이 연결되는 트랜지스터 (Q1)와, 베이스단이 상기 트랜지스터 (Q1)의 에미터단에 연결된 분압저항 (R1, R2) 상이에 연결되고 콜렉터단에는 단자 (Ci)를 통해 상기 입출력신호 분리회로가 연결되는 트랜지스터 (Q2)로 구성되는 입출력신호가 동일단자에서 구현되는 스위칭회로.
  6. 제4항에 있어서, 상기 출력처리부는, 베이스단에는 상기 입출력신호 분리회로의 출력단 (Ai)이 단자 (Ai)를 통해 연결되는 트랜지스터 (Q3, Q4)와, 베이스단에는 상기 트랜지스터 (Q3, Q4)의 콜렉터단이 연결되고 에미터단에는 전원단 (VCC)이 연결되는 트랜지스터 (Q5, Q6)와, 베이스단에는 상기 트랜지스터 (Q6)의 콜렉터단이 연결되고, 콜렉터단에는 상기 입력 처리부와 공통으로 입출력단 (Bi)이 연결되는 트랜지스터 (Q7)로 구성되는 입출력신호가 동일단자에서 구현되는 스위칭회로.
  7. 제1항 및 제4항에 있어서, 상기 입출력 신호 인터페이스 회로가 스위칭 소자의 수 및 표시소자의 수에 따라 다수개 구성됨을 특징으로 하는 입출력신호가 동일단자에서 구현되는 스위칭회로.
  8. 제1항에 있어서, 상기 입출력신호 분리 회로는, 상기 입출력신호 인터페이스회로의 출력을 반전시키는 제1인버터와, 상기 제1인버터의 출력단에 연결되어 상기 제1인버터의 출력을 지연시간 (t1)만큼 지연시키는 지연소자와, 상기 제1인버터의 출력단에 연결되어 상기 제1인버터의 출력을 다시 반전시키는 제2인버터와, 상기 지연소자와 제2인버터의 출력단에 연결되어 상기 두 출력을 조합하는 낸드 게이트와, 상기 낸드 게이트의 출력단에 연결되어 상기 낸드 게이트의 출력을 반전시키는 제4인버터와, 상기 제4인버터의 출력단에 D입력단이 연결되는 플립플롭으로 구성되는 입출력신호가 동일단자에서 구현되는 스위칭회로.
  9. 제1항 및 제8항에 있어서, 상기 입출력 신호 분리 회로가 스위칭 수 및 표시소자 수에 따라 다수개 구성됨을 특징으로 하는 입출력신호가 동일단자에서 구현되는 스위칭회로.
  10. 제1항 및 제8항에 있어서, 하나의 스위칭 소자와 또하나의 스위칭 소자와의 입력 간격이 지연 소자의 지연시간보다 짧을 경우에는 먼저 누른 스위칭 소자에 연결된 표시 소자만 점등됨을 특징으로 하는 입출력신호가 동일단자에서 구현되는 스위칭회로.
  11. 제8항에 있어서, 상기 입출력신호 분리회로가 1개 존재하는 경우, 각각의 입출력신호 분리회로의 플립플롭의 D입력단에 연결되는 인버터의 출력을 오아 게이트에 의해 조합하여 각각의 플립플롭의 클럭단으로 제공함을 특징으로 하는 입출력신호가 동일단자에서 구현되는 스위칭회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920022039A 1992-11-23 1992-11-23 입출력신호가 동일 단자에서 구현되는 스위칭회로 KR960002930B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920022039A KR960002930B1 (ko) 1992-11-23 1992-11-23 입출력신호가 동일 단자에서 구현되는 스위칭회로
JP23145293A JP3459445B2 (ja) 1992-11-23 1993-09-17 スイッチング回路
US08/126,967 US5598121A (en) 1992-11-23 1993-09-27 Switching circuit for embodying an I/O signal in a single terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920022039A KR960002930B1 (ko) 1992-11-23 1992-11-23 입출력신호가 동일 단자에서 구현되는 스위칭회로

Publications (2)

Publication Number Publication Date
KR940012838A true KR940012838A (ko) 1994-06-24
KR960002930B1 KR960002930B1 (ko) 1996-02-28

Family

ID=19343663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920022039A KR960002930B1 (ko) 1992-11-23 1992-11-23 입출력신호가 동일 단자에서 구현되는 스위칭회로

Country Status (3)

Country Link
US (1) US5598121A (ko)
JP (1) JP3459445B2 (ko)
KR (1) KR960002930B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7494065B2 (en) * 2005-08-11 2009-02-24 Symbol Technologies, Inc. Optical code reader system and method for control of illumination for aiming and exposure

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60111391A (ja) * 1983-11-21 1985-06-17 Nec Corp 半導体出力回路
US4684823A (en) * 1984-01-16 1987-08-04 The Grass Valley Group, Inc. Monolithic switch with selective latch control
JPS63200224A (ja) * 1987-02-14 1988-08-18 Fanuc Ltd キ−ボ−ド装置
US4980580A (en) * 1989-03-27 1990-12-25 Microelectronics And Computer Technology Corporation CMOS interconnection circuit
US5027003A (en) * 1989-12-29 1991-06-25 Texas Instruments Incorporated Read/write switching circuit
JPH04229715A (ja) * 1990-11-15 1992-08-19 Toshiba Corp 双方向スイッチ回路
US5134321A (en) * 1991-01-23 1992-07-28 Harris Corporation Power MOSFET AC power switch employing means for preventing conduction of body diode

Also Published As

Publication number Publication date
JPH06216732A (ja) 1994-08-05
KR960002930B1 (ko) 1996-02-28
JP3459445B2 (ja) 2003-10-20
US5598121A (en) 1997-01-28

Similar Documents

Publication Publication Date Title
US3943378A (en) CMOS synchronous binary counter
KR920001850A (ko) 스캔패스기능이 부가된 플립플롭
US3971960A (en) Flip-flop false output rejection circuit
KR900003067B1 (ko) 지연회로
KR940027316A (ko) 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로
KR880012004A (ko) 반도체회로
KR960042413A (ko) 데이터 처리 시스템
US5148052A (en) Recirculating transparent latch employing a multiplexing circuit
US5028814A (en) Low power master-slave S/R flip-flop circuit
KR850008567A (ko) 반도체 집적회로
KR940012838A (ko) 입출력신호가 동일단자에서 구현되는 스위칭회로
KR930006875A (ko) 집적회로
US5994936A (en) RS flip-flop with enable inputs
US4398103A (en) Enabling circuitry for logic circuits
US5455531A (en) Flip-flop circuit
KR930004892Y1 (ko) 래치 장치
JP2798510B2 (ja) 半導体集積回路
KR0141610B1 (ko) 3상태를 갖는 전류 드라이버 회로
US4845444A (en) Frequency doubling crystal oscillator via a current mirror
KR900008101B1 (ko) 트라이 스테이트 인버터를 이용한 플립플롭
KR890005160B1 (ko) D-플립플롭과 버퍼 겸용 집적회로
JPS607697A (ja) 相補型半導体集積回路
JPH0517729B2 (ko)
JPH0735454Y2 (ja) パルス幅伸張回路
KR970055457A (ko) 멀티플렉서와 래치 결합회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110131

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee