KR0141610B1 - 3상태를 갖는 전류 드라이버 회로 - Google Patents

Abstract

디지털 전류 드라이버 회로에 관한 기술로 디지털 신호를 전류 드라이빙할 시 풀업과 풀다운이 동시에 발생하므로서 공급전원에 노이즈로 발생시키는 문제점을 개선보완하기 위한 것이다.

즉, 입력 디지털 신호가 입력되면 마이콤 등으로부터 입력될 수 있는 지연값 조정데이타에 의해 입력신호를 2가지 상태로 분리하여 각기 다른 상태로 지연시켜 풀업 전류 드라이버(10)와 풀다운 전류 드라이버(20)에 공급하여 이들이 동시에 턴온하는 것을 방지함으로서 공급전원에서 노이즈가 발생하지 않도록 하는 것이다.

Description

3상태를 갖는 전류 드라이버회로

제1도는 종래의 회로도.

제2도는 본 발명에 따른 회로도.

제3도는 본 발명에 따른 동작타이밍도.

*도면의 주요부분에 대한 부호의 설명

10:풀업 전류 드라이버 20:풀다운 전류 드라이버

DL:지연수단

본 발명은 디지털 회로에서 전류 드라이버 회로에 관한 것으로, 특히 출력이 과도기에서 전상태에서 유지하여 공급전원에 노이즈를 형성시키지 않는 회로에 관한 것이다.

일반적으로 디지털 회로에서 전류 드라이버 회로를 사용하는 경우는 입력 신호로서는 큰 전류를 흘리지 못할 경우에 사용하며, 제1도는 이의 한 예이다.

상기 제1도는 입력신호를 풀업 전류 드라이버(10)와 풀다운 전류 드라이버(20)에 공통으로 입력받아 각기 전류 드라이빙을 행한다.

그런데 상기 풀업 전류 드라이버(10)와 풀다운 전류 드라이버(20)는 입력신호를 공통으로 받고 있기 때문에 입력신호가 천이되는 중간지점에서는, 상기 풀업 전류 드라이버(10)와 풀다운 전류 드라이버(20) 모두 트랜지스터로 구성되 있고 트랜지스터는 순간적으로 스위칭하는 것이 아니라 엑티브 영역을 지나게 되므로, 상기 풀업 전류 드라이버(10)와 풀다운 전류 드라이버(20)가 풀업과 풀다운을 동시에 수행하게 된다.

이때 공급 바이어스 전원(VB)은 순간적으로 떨어지며 이는 타부에 전원 노이즈로서 작용하며 데이터에 전원 노이즈가 실리게 되는 단점이 발생된다.

따라서 본 발명의 목적은 디지털 신호를 전류 드라이빙할 시 지연수단을 이용 입력신호를 지연시켜 2상태로 분리한 뒤 이들을 풀업 전류 드라이버와 풀다운 전류 드라이버에 각기 분리 입력시킴으로 풀업과 풀다운이 동시 발생하지 않도록 하여 공급전원이 순간적으로 쇼트되는 현상을 방지할 수 있는 회로를 제공함에 있다.

이하 첨부한 도면을 참조로 본 발명을 상세히 설명한다.

제2도는 본 발명에 따른 회로도로서,

입력 디지털 데이터(DI)를 받아 소정지연데이타(DS)에 의해 각기 소정 시간 지연 조정된 2상태의 신호로 분리 출력하는 지연기(DL)와,

상기 지연기DL)의 일출력을 받아 그 값이 하이값이면 동작하여 풀업 전류 드라이빙하는 풀업 전류 드라이버(10)와,

상기 지연기(DL)의 타출력을 받아 그 상태가 로우값일시 풀다운 전류 드라이빙하는 풀다운 전류 드라이버(20)로 구성한다.

제3도는 본 발명에 따른 동작타이밍도로서,

상기 제2도의 동작 타이밍도이며, DI는 데이터 입력 파형이고, 3은 제1출력단(01)의 출력 파형이며, 2는 제2출력단(02)의 출력 파형이다. 그리고 DO는 전류 드라이빙 된 출력파형이다.

이하 상기한 구성에 의거 본 발명의 일 실시예를 상세히 설명한다.

먼저 데이터가 입력되면 지연기(DL)는 이를 제3도의 3,2와 같은 값으로 변환 출력한다. 상기 제3도의 3은 상기 지연기(DL)의 제1출력단(01)의 출력이고, 2는 제2출력단(02)의 출력이다. 이때 3은 풀업 전류 드라이버(10)에 공급하고 2는 풀다운 전류 드라이버(20)에 공급하면 입력데이타를 풀업 전류 드라이버(10)와 풀다운 전류 드라이버(20)에 각기 다른 타이밍으로 입력할 수 있다.

상기 풀업 전류 드라이버(10)는 트랜지스터(Q1, Q2) 및 그 주변회로로 구성되며 풀다운 전류 드라이버(20)는 트랜지스터(Q3, Q4) 및 그 주변회로로 구성된다. 그리고 상기 트랜지스터(Q2)의 콜렉터와 상기 트랜지스터(Q4)의 콜렉터는 서로 연결되며 이곳에서 전류 드라이빙된 신호가 출력된다. 본 발명의 핵심은 상기 풀업 전류 드라이버(10)와 상기 풀다운 전류 드라이버(20)가 모두 동시에 동작하는 것을 방지하는데 있으며 본 고안은 이를 상기 지연기(DL)를 통해서 실현하고 있다.

상기 지연기(DL)는 입력신호(DI)를 받아 소정시간 지연시켜 출력함에 있어 소정 지연값 조정 데이터(DS)들로 받아 실행하는데, 지연값 데이터는 마이콤과 같은 수단을 통해서 외부로부터 공급될 수 있다.

입력신호가 제3도의 DI와 같을 때 상기 지연기(DL)는지연값 조정 데이터(DS)에 의해 풀업 전류 드라이버(10)에는 상기 제3도의 3과 같은 신호를 입력시키고 풀다운 전류 드라이버(20)에는 상기 제3도의 2와 같은 신호를 입력시킨다. 이때 상기 풀업 전류 드라이버(10)는 상기 제3도의 t3, t7구간 동안 턴온상태를 유지하고 상기 풀다운 전류 드라이버(20)는 상기 제3도의 t1, t5구간 동안 턴온상태를 유지하게 된다. 상기 제3도의 t2, t6구간과 t7구간 동안은 출력이 하이 임피던스 상태를 유지하여 이전의 상태를 지속하게 된다.

따라서 본 발명은 종래와 같이 입력신호의 상승 엣지 또는 하강 엣지에서 풀업 전류 드라이버(10)와 풀다운 전류 드라이버(20)가 동시에 턴온되어 전원이 순간적으로 쇼트되는 구간을 없앨 수 있다.

이와 같이 본 발명은 종래와 같이 풀업 전류 드라이버(10)와 풀다운 전류 드라이버(20)가 동시에 동작하는 구간을 없앰으로써 전원에 노이즈를 형성시키지 않고 입력디지탈 신호로서 많은 전류를 드라이빙 할 수 있는 이점이 있다.

Claims (1)

1. 디지털 신호의 전류 드라이빙 회로에 있어서, 디지털 데이터(DI)를 받아 소정 지연데이터(DS)에 의해 각기 소정 시간 지연 조정된 2상태의 신호로 분리 출력하는 지연기(DL)와, 상기 지연기(이)의 일출력을 받아 그 값이 하이값이면 동작하여 풀업 전류 드라이빙하는 풀업 전류 드라이버(10)와, 상기 지연기(DL)의 타출력을 받아 그 상태가 로우값일 시 풀다운 전류 드라이빙하는 풀다운 전류 드라이버(20)로 구성함을 특징으로 하는 3상태를 갖는 전류 드라이버회로.

Images