KR920015716A - 3상태를 갖는 전류 드라이버회로 - Google Patents
3상태를 갖는 전류 드라이버회로 Download PDFInfo
- Publication number
- KR920015716A KR920015716A KR1019910000798A KR910000798A KR920015716A KR 920015716 A KR920015716 A KR 920015716A KR 1019910000798 A KR1019910000798 A KR 1019910000798A KR 910000798 A KR910000798 A KR 910000798A KR 920015716 A KR920015716 A KR 920015716A
- Authority
- KR
- South Korea
- Prior art keywords
- current driver
- states
- driver circuit
- delay
- pull
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Logic Circuits (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 회로도, 제3도는 본 발명에 따른 동작타이밍도.
Claims (1)
- 디지탈 신호의 전류 드라이빙 회로에 있어서, 디지탈 데이타(DI)를 받아 소정 지연데이타(DS)에 의해 각기 소정 시간 지연 조정된 2상태의 신호로 분리 출력하는 지연기(DL)와, 상기 지연기(DL)의 일출력을 받아 그 값이 하이값이면 동작하여 풀업 전류 드라이빙하는 풀업 전류 드라이버(10)와, 상기 지연기(DL)의 타출력을 받아 그 상태가 로우값일 시풀다운 전류 드라이빙하는 풀다운 전류 드라이버(20)로 구성함을 특징으로 하는 3상태를 갖는 전류 드라이버회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000798A KR0141610B1 (ko) | 1991-01-18 | 1991-01-18 | 3상태를 갖는 전류 드라이버 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019910000798A KR0141610B1 (ko) | 1991-01-18 | 1991-01-18 | 3상태를 갖는 전류 드라이버 회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR920015716A true KR920015716A (ko) | 1992-08-27 |
| KR0141610B1 KR0141610B1 (ko) | 1998-07-15 |
Family
ID=19310004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019910000798A KR0141610B1 (ko) | 1991-01-18 | 1991-01-18 | 3상태를 갖는 전류 드라이버 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0141610B1 (ko) |
-
1991
- 1991-01-18 KR KR1019910000798A patent/KR0141610B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0141610B1 (ko) | 1998-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900005264A (ko) | 클럭신호스위칭회로와 그 스위칭방법 | |
| KR930003555A (ko) | 프로그램 가능한 출력 구동회로 | |
| KR930003556A (ko) | 점진적 턴-온 특성의 cmos 구동기 | |
| KR850003479A (ko) | 반도체 집적 회로 | |
| KR910008964A (ko) | 분할비율이 변화될 수 있는 주파수 분할회로 | |
| KR960015911A (ko) | 집적회로 | |
| KR890702142A (ko) | 백플레인 버스용 노드장치 | |
| KR900013715A (ko) | 클록신호 변환회로 | |
| KR920015716A (ko) | 3상태를 갖는 전류 드라이버회로 | |
| EP0347082A3 (en) | Asynchronous interrupt status bit circuit | |
| KR910015113A (ko) | BiCMOS 풀 스윙 구동회로 | |
| KR940027383A (ko) | 버스 다중화 회로 | |
| KR900001126A (ko) | 버스트게이트펄스생성회로 | |
| KR960026743A (ko) | 데이타 전송장치 | |
| KR970008878A (ko) | 클럭 스위칭 회로 | |
| KR940001491Y1 (ko) | 광전 스위치의 출력 다기능회로 | |
| KR960039647A (ko) | 가변 지연소자를 가진 펄스 발생기 | |
| KR970063935A (ko) | 타이밍 간격 측정 장치 | |
| KR960019990A (ko) | 저잡음 고속 출력버퍼 | |
| KR970055529A (ko) | 메모리의 데이타 입력버퍼회로 | |
| KR930005362A (ko) | 바이씨모오스 출력 버퍼 | |
| KR970072692A (ko) | 데이터 출력 버퍼 | |
| KR940015850A (ko) | 피포 제어를 위해 필요한 플래그 신호를 구현하는 회로 | |
| KR920017354A (ko) | 엣지 검출 기능을 갖는 펄스 발생회로 | |
| KR920013925A (ko) | 잡음에 의한 오동작 방지회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |