KR920013925A - 잡음에 의한 오동작 방지회로 - Google Patents
잡음에 의한 오동작 방지회로 Download PDFInfo
- Publication number
- KR920013925A KR920013925A KR1019900022269A KR900022269A KR920013925A KR 920013925 A KR920013925 A KR 920013925A KR 1019900022269 A KR1019900022269 A KR 1019900022269A KR 900022269 A KR900022269 A KR 900022269A KR 920013925 A KR920013925 A KR 920013925A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- flop
- flip
- noise
- circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 회로도, 제3도는 제1도, 제2도의 카운터 부분의 구체적인 회로도, 제4도는 제3도를 제1,2도에 포함시켰을 때의 각부파형도.
Claims (3)
- 카운터(1)와 낸드게이크 및 인버터로 구성된 회로에 있어서, D플립플롭(2)과 익스클루시브 NOR게이트와 낸드게이트 및 인버터로 구성된 회로가 연결되어 잡음성분에 의해 회로가 동작하는 것을 방지하고 원하는 신호에 의해서만 출력이 토글(toggle)되도록 구성됨을 특징으로 하는 잡음에 의한 오동작 방지회로.
- 제1항에 있어서, 낸드케이트와 인버터는 앤드게이트 역할을 하며 주입력신호와 앞단의 클락신호가 상기 앤드게이트를 거쳐 D플립플롭(2)의 클락단에 입력되고 D플립플롭의 반전된 출력과 주입력 신호가 익스클루시브 NOR게이트에 입력되어 그 출력이 D플립플롭의 데이타 입력단에 연결되도록 구성됨을 특징으로 하는 잡음에 의한 오동작방지회로.
- 제2항에 있어서, D플립플롭의 클락단에 연결된 낸드케이트와 인버터에 의해 익스클루시브 NOR게이트의 출력보다 D플립플롭의 클락단에 입력되는 신호가 지연되게 입력됨을 특징으로 하는 잡음에 의한 오동작방지회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900022269A KR930007649B1 (ko) | 1990-12-28 | 1990-12-28 | 잡음에 의한 오동작 방지회로 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019900022269A KR930007649B1 (ko) | 1990-12-28 | 1990-12-28 | 잡음에 의한 오동작 방지회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR920013925A true KR920013925A (ko) | 1992-07-30 |
KR930007649B1 KR930007649B1 (ko) | 1993-08-14 |
Family
ID=19308798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019900022269A KR930007649B1 (ko) | 1990-12-28 | 1990-12-28 | 잡음에 의한 오동작 방지회로 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR930007649B1 (ko) |
-
1990
- 1990-12-28 KR KR1019900022269A patent/KR930007649B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR930007649B1 (ko) | 1993-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR830009695A (ko) | 중재회로 | |
KR880012004A (ko) | 반도체회로 | |
KR840000114A (ko) | 위상 비교기 | |
KR930005033A (ko) | 불휘발성 메모리회로 | |
KR920013925A (ko) | 잡음에 의한 오동작 방지회로 | |
KR910007266A (ko) | 클럭 및 제어 신호 발생 회로 | |
KR930002025Y1 (ko) | 글리치 방지용 클럭스위칭 회로 | |
KR950001439Y1 (ko) | R-s 플립플롭 | |
KR970008878A (ko) | 클럭 스위칭 회로 | |
GB1501452A (en) | Digital signal sampling circuit | |
KR940006928Y1 (ko) | 임의의 초기값을 갖는 카운터회로 | |
KR930001440B1 (ko) | 클록 오우버래핑 방지회로 | |
KR910014716A (ko) | 레이다 동작상태 체크회로 | |
KR930004892Y1 (ko) | 래치 장치 | |
KR920013941A (ko) | 복호기의 연산제어 신호 발생장치 | |
KR910005293A (ko) | 양방향성 입출력구조를 가지는 집적소자 | |
KR920001860A (ko) | 노이즈 제거 회로 | |
KR950022102A (ko) | 디지틀 회로에서의 잡음에 의한 오동작 방지회로 | |
KR930017314A (ko) | 어드레스 디코딩 방법 및 회로 | |
KR940007700A (ko) | 마우스 및 키보드의 호환장치 | |
KR930005359A (ko) | 파워 온 리세트 회로 | |
KR910012921A (ko) | Iop의 오동작 방지회로 | |
FR2433263A1 (fr) | Agencement de circuit pour le declenchement de composants a declenchement par un bord | |
KR900013721A (ko) | 지연시간 개선을 위한 ttl nand게이크 | |
KR880013167A (ko) | D-플립플롭과 버퍼 겸용 집적회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
G160 | Decision to publish patent application | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20060728 Year of fee payment: 14 |
|
LAPS | Lapse due to unpaid annual fee |