KR930017314A - 어드레스 디코딩 방법 및 회로 - Google Patents

어드레스 디코딩 방법 및 회로 Download PDF

Info

Publication number
KR930017314A
KR930017314A KR1019920000182A KR920000182A KR930017314A KR 930017314 A KR930017314 A KR 930017314A KR 1019920000182 A KR1019920000182 A KR 1019920000182A KR 920000182 A KR920000182 A KR 920000182A KR 930017314 A KR930017314 A KR 930017314A
Authority
KR
South Korea
Prior art keywords
address
circuit
output
address decoding
controlled
Prior art date
Application number
KR1019920000182A
Other languages
English (en)
Other versions
KR0160606B1 (ko
Inventor
이준호
조성재
Original Assignee
강진구
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성전자 주식회사 filed Critical 강진구
Priority to KR1019920000182A priority Critical patent/KR0160606B1/ko
Priority to US07/937,751 priority patent/US5696498A/en
Priority to DE4236788A priority patent/DE4236788C2/de
Publication of KR930017314A publication Critical patent/KR930017314A/ko
Application granted granted Critical
Publication of KR0160606B1 publication Critical patent/KR0160606B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Static Random-Access Memory (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Read Only Memory (AREA)

Abstract

이 발명은 어드레스 디코딩 방법 및 회로에 관한 것으로, 어드레스 래치의 일부 출력은 콘트롤 회로를 지정하도록 하고, 어드레스 래치의 나머지 출력은 콘트롤될 회로의 해당 어드레스를 지정하도록 하는 방법에 따라 어드레스 디코딩회로를 구현함으로 어드레스 디코딩 회로의 구성이 간단해지게 한 것이다.

Description

어드레스 디코딩 방법 및 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 이 발명에 따른 어드레스 디코딩 방법에 의한 어드레스 디코딩 회로도이다.

Claims (3)

  1. 어드레스 디코딩 방법에 있어서, 어드레스 래치(10)의 일부 출력은 콘트롤될 회로를 지정하도록 하고, 어드레스 래치(10)의 나머지 출력은 콘트롤될 회로의 해당 어드레스를 지정하도록, 되는 어드레스 디코딩 방법.
  2. 어드레스 래치(10)와, 어드레스 래치의 출력 조합에 의한 어드레스 디코딩 신호를 출력하는 복수개의 앤드 게이트를 구비한 어드레스 디코딩 회로에 있어서, 상기 어드레스 래치(10)의 출력을 두 파트로 나누어 한 파트의 출력은 콘트롤 될 회로를 선택하도록 상기 복수개 앤드 게이트의 일측 입력에 연결시키고, 나머지 파트의 출력은 상기 한 파트의 출력에 의해 선택된 콘트롤된 회로의 해당 어드레스를 지정하도록 상기 복수개의 앤드 게이트의 다른 일측 입력에 연결시켜, 구성시킨 어드레스 디코딩 회로.
  3. 제2항에 있어서, 상기 앤드 게이트는 2입력 앤드 게이트인 어드레스 디코딩 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019920000182A 1992-01-09 1992-01-09 어드레스 디코딩 방법 및 회로 KR0160606B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019920000182A KR0160606B1 (ko) 1992-01-09 1992-01-09 어드레스 디코딩 방법 및 회로
US07/937,751 US5696498A (en) 1992-01-09 1992-09-01 Address encoding method and address decoding circuit therefor
DE4236788A DE4236788C2 (de) 1992-01-09 1992-10-30 Adressdekodierschaltkreis

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019920000182A KR0160606B1 (ko) 1992-01-09 1992-01-09 어드레스 디코딩 방법 및 회로

Publications (2)

Publication Number Publication Date
KR930017314A true KR930017314A (ko) 1993-08-30
KR0160606B1 KR0160606B1 (ko) 1999-03-20

Family

ID=19327675

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019920000182A KR0160606B1 (ko) 1992-01-09 1992-01-09 어드레스 디코딩 방법 및 회로

Country Status (3)

Country Link
US (1) US5696498A (ko)
KR (1) KR0160606B1 (ko)
DE (1) DE4236788C2 (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3903499A (en) * 1973-10-04 1975-09-02 Reliance Electric Co Permutation addressing system
DE3369449D1 (en) * 1982-05-07 1987-02-26 Philips Electronic Associated Data entry keyboard apparatus
US4571587A (en) * 1982-07-28 1986-02-18 Owens-Corning Fiberglas Corporation Digital interface selector
JPS60130282A (ja) * 1983-12-16 1985-07-11 Pioneer Electronic Corp Ｃａｔｖにおけるデ−タ伝送方式
JP3061836B2 (ja) * 1990-05-22 2000-07-10 日本電気株式会社 メモリ装置

Also Published As

Publication number Publication date
DE4236788A1 (en) 1993-07-15
US5696498A (en) 1997-12-09
DE4236788C2 (de) 2002-10-02
KR0160606B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
KR900017304A (ko) Pla 회로
KR900013516A (ko) 선경 회로망을 이용한 Associative Memory
KR900003724A (ko) 채널 선택 제어신호를 이용한 멀티플렉서 출력의 인에이블/디스에이블 제어장치
KR870004446A (ko) 래치회로
KR910017759A (ko) 순서동작형 논리회로 디바이스
KR930018849A (ko) 아날로그 키방식의 더블키 입력 검출회로
KR930017314A (ko) 어드레스 디코딩 방법 및 회로
KR850006802A (ko) 데이터 전송 장치
KR890010690A (ko) 전 가산기를 이용한 승수회로
KR900003725A (ko) 테스트 모우드 기능 수행 입력 회로
KR900002162A (ko) 양방향 입출력 버퍼회로
KR970004648A (ko) 클럭신호 선택 출력회로
KR890012450A (ko) 논리회로
KR890015514A (ko) 홀수 분주기
KR930005368A (ko) 래치회로
KR920022111A (ko) 신호 선택회로
KR930008837A (ko) 뱅크 신호 제어회로
KR910005293A (ko) 양방향성 입출력구조를 가지는 집적소자
KR940002655A (ko) 카메라 시스템의 셔터 속도 제어회로
KR910019328A (ko) 클록 오우버래핑 방지회로
KR870011529A (ko) 한글크기 확장시 커서 조정회로
KR900013723A (ko) Most의 디바이스 파라미터(w/l)를 가변한 전병렬형 a/d변환기 회로
JPS56101247A (en) Audio output device
KR910003651A (ko) 사용 가능한 기능키 표시회로
KR880008174A (ko) 다수의 인터럽트 신호를 하나의 인터럽트 단자로 처리하는 인터럽트 처리 제어회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060727

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee