KR900002162A - 양방향 입출력 버퍼회로 - Google Patents

양방향 입출력 버퍼회로 Download PDF

Info

Publication number
KR900002162A
KR900002162A KR1019880009247A KR880009247A KR900002162A KR 900002162 A KR900002162 A KR 900002162A KR 1019880009247 A KR1019880009247 A KR 1019880009247A KR 880009247 A KR880009247 A KR 880009247A KR 900002162 A KR900002162 A KR 900002162A
Authority
KR
South Korea
Prior art keywords
gate
inverter
nand
input terminal
input
Prior art date
Application number
KR1019880009247A
Other languages
English (en)
Other versions
KR920000824B1 (ko
Inventor
김은수
희 이
Original Assignee
강진구
삼성반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강진구, 삼성반도체통신 주식회사 filed Critical 강진구
Priority to KR1019880009247A priority Critical patent/KR920000824B1/ko
Publication of KR900002162A publication Critical patent/KR900002162A/ko
Application granted granted Critical
Publication of KR920000824B1 publication Critical patent/KR920000824B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/04—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa
    • H04N1/06—Scanning arrangements, i.e. arrangements for the displacement of active reading or reproducing elements relative to the original or reproducing medium, or vice versa using cylindrical picture-bearing surfaces, i.e. scanning a main-scanning line substantially perpendicular to the axis and lying in a curved cylindrical surface
    • H04N1/08—Mechanisms for mounting or holding the sheet around the drum

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

양방향 입출력 버퍼회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 양방향 입출력 버퍼의 회로도,
제3도는 본 발명 각 모드의 파형도.

Claims (1)

  1. 데이타 버스의 입력단자(DB)가 인버터(I1) 및 인버터(I2)를 통해 낸드게이트 (NAND1)의 일측 입력단자에 접속됨과 아울러 인버터(I1) 및 인버터(I3)를 통해 노어게이트(NOR1)의 일측 입력단자에 접속되고, 제어신호 입력단자(Z2)가 인버터를(I4) 통해 낸드게이트(NAND1)의 타측 입력단자에 접속됨과 아울러 인버터(I4) 및 인버터(I5)를 통해 노어게이트(NOR1)의 타측 입력단자에 접속되며, 상기의 낸드게이트(NAND1) 및 노어게이트 (NOR1)의 출력단자는 드레인 및 소오스가 입출력단자에 접속된 모스트랜지스터(T1),(T2)의 게이트에 접속되어 구성된 버퍼회로(1)에 입/출력단자(I/O)가 인버터(I6)(I7)를 통해 낸드게이트(NAND2) 및 노어게이트(NOR2)의 일측 입력단자에 접속되고, 제어신호 입력단자(Z1)가 인버터(I8)을 통해 낸드게이트(NAND2)의 타측입력단자에 접속됨과 아울러 인버터(I8)(I9)를 통해 노오게이트(NOR2)의 타측 입력단자에 접속되며, 상기 낸드게이트(NAND2)와 노오게이트의 출력단자는 드레인과 소오스가 데이타 버스(DB)에 접속된 모스트랜지스터(T3)(T4)의 게이트에 접속되어 구성된 귀환회로(2)가 접속되어 구성됨을 특징으로 하는 양방향 입출력 버퍼회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880009247A 1988-07-22 1988-07-22 양방향 입출력 버퍼회로 KR920000824B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880009247A KR920000824B1 (ko) 1988-07-22 1988-07-22 양방향 입출력 버퍼회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880009247A KR920000824B1 (ko) 1988-07-22 1988-07-22 양방향 입출력 버퍼회로

Publications (2)

Publication Number Publication Date
KR900002162A true KR900002162A (ko) 1990-02-28
KR920000824B1 KR920000824B1 (ko) 1992-01-30

Family

ID=19276349

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880009247A KR920000824B1 (ko) 1988-07-22 1988-07-22 양방향 입출력 버퍼회로

Country Status (1)

Country Link
KR (1) KR920000824B1 (ko)

Also Published As

Publication number Publication date
KR920000824B1 (ko) 1992-01-30

Similar Documents

Publication Publication Date Title
KR910003940A (ko) 반도체집적회로
KR890013862A (ko) 전압레벨 변환회로
KR870011616A (ko) 센스 앰프
KR930003556A (ko) 점진적 턴-온 특성의 cmos 구동기
KR930003540A (ko) 노이즈가 억제되는 데이타 출력 버퍼
KR910013734A (ko) 잡음 허용 입력 버퍼
KR900002558A (ko) 출력회로
KR870004446A (ko) 래치회로
KR890011209A (ko) 듀일 슬로프 파형 발생회로
KR910002127A (ko) 전원절환회로
KR880002325A (ko) Cmost 입력 버퍼
KR880009375A (ko) 씨모오스 어드레스 버퍼
KR890013769A (ko) 중간전위생성회로
KR920009078A (ko) 이중전압원 인터페이스회로
KR900002162A (ko) 양방향 입출력 버퍼회로
KR950010366A (ko) 2 입력 기능들을 전부 제공하기 위한 베이스 셀 소자
KR920001844A (ko) 플립플롭 회로 및 그 로직 상태 제공 방법
KR920010907A (ko) 자유 전하 회로
KR930014570A (ko) 출력버퍼회로
KR900017300A (ko) 디바이스 동작 보호회로
KR890007286A (ko) 제어신호 출력회로
KR900003725A (ko) 테스트 모우드 기능 수행 입력 회로
KR970019082A (ko) 배타적 논리합 연산장치
KR890007290A (ko) 레벨변환기를 구비한 반도체 메모리 장치
KR920006989A (ko) 불휘발성 반도체기억장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051206

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee