KR870004446A - 래치회로 - Google Patents

래치회로 Download PDF

Info

Publication number
KR870004446A
KR870004446A KR1019860006267A KR860006267A KR870004446A KR 870004446 A KR870004446 A KR 870004446A KR 1019860006267 A KR1019860006267 A KR 1019860006267A KR 860006267 A KR860006267 A KR 860006267A KR 870004446 A KR870004446 A KR 870004446A
Authority
KR
South Korea
Prior art keywords
gate
latch
latch circuit
control signal
state
Prior art date
Application number
KR1019860006267A
Other languages
English (en)
Other versions
KR900001777B1 (ko
Inventor
다 다쯔 요시 사사
Original Assignee
시기 모리야
미쓰비시뎅기가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시기 모리야, 미쓰비시뎅기가부시끼가이샤 filed Critical 시기 모리야
Publication of KR870004446A publication Critical patent/KR870004446A/ko
Application granted granted Critical
Publication of KR900001777B1 publication Critical patent/KR900001777B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/3562—Bistable circuits of the master-slave type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0372—Bistable circuits of the master-slave type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/037—Bistable circuits
    • H03K3/0375—Bistable circuits provided with means for increasing reliability; for protection; for ensuring a predetermined initial state when the supply voltage has been applied; for storing the actual state when the supply voltage fails

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

래치회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 한 실시예에 의한 마스터 슬레이브 래치회로를 나타내는 회로도.
제2도는ø의 상태에 의한 각 게이트의 출력의 상태를 나타내는 그림.
제3도는 ø==ø0인 경우의 마스터 래치회로와 슬레이브 래치회로의 등가회로.
제4도, 제5도, 제7도, 제8도, 제10도, 제11도는 이 발명의 다른 실시예를 나타내는 마스터 슬레이브 래치회로를 나타내는 회로도.
* 도면의 주요부분에 대한 부호의 설명
A : 마스터 래치회로의 입력
B : 마스터 래치회로의 출력인 슬레이브 래치회로의 입력
C : 슬레이브 래치회로의 출력 ø : 컨트롤 신호
: ø가 반전한 컨트롤 신호
G1, G4: ø에 의해 인에이블, 디스에이블 상태를 제어할 수 있는 게이트
G2, G3: ø에 의해 인에이블, 디스에이블 상태를 제어할 수 있는 게이트
B1: 마스터 래치회로의 버퍼 B2: 슬레이브 래치회로의 버퍼
O1~O4: G1~G4의 출력 Z1~Z4: G1~G4의 출력 임피던스
ø1: 0＜ø1＜ø0인 ø의 전위 ø2: ø0＜ø2＜VCC인 ø의 전위
P1~P6: P 채널 MOS 트랜지스터
N1~N6: N 채널 MOS 트랜지스터(또한 그림중 동일부호는 동일, 또는 상당부분을 나타낸다).

Claims (4)

  1. 컨트롤 신호에 의해 인에이브, 디스에이블 상태가 제어되고 입력신호를 받는 판독용 게이트(G1)와 이게이트와 상반적으로 컨트롤 신호에 의해 인에이블, 디스에이블 상태가 제어되는 래치용 게이트(G2)의 출력이 AND 타이로 접속되며, G1이 인에이블 상태이고, G2가 디스에이블 상태일때 G1에 의한 입력(A)의 신호가 판독되는 상태가 되고, G2가 인에이블 상태이고, G1이 디스에이블 상태일때, G2에 의한 래치상태가 되어서 래치 출력을 발생하는 마스터 래치회로와 컨트롤 신호에의해 인 에이블, 디스에이블 상태가 제어되는 래치용 게이트(G4)와 이 게이트와 상반적으로 컨트롤 신호에 의해 인에이블, 디스에이블 상태가 제어되며 상기 래치출력을 입력으로하는 입력용 게이트(G3)의 출력이 AND 타이에 접속되고, G3가 인에이블 상태이고, G4가 디스에이블 상태일때 G3에 의한 상기 래치 출력의 판독상태가 되고 G4가 인에이블 상태이고, G3가 디스에이블 상태일때 G4에 의한 래치상태가 되어서 별도의 래치출력을 발생하는 슬레이브래치회로를 갖춘 마스터 글레이브 래치회로에 있어서 컨트롤신호의 전압크기에 관계없이 마스터 래치회로의 판독용 게이트(G1)와 슬레이브 래치회로의 판독용 게이트(G3)의 각 출력이 동시에 주로서 나타나는 것이 없도록 구성한 것을 특징으로 하는 래치회로.
  2. 제1항에 있어서 게이트(G1~G4)의 출력 임피던스(Z1~Z4)의 관계가 컨트롤신호의 전압크기에 관계없이 Z1 Z2일때 Z3＞Z4가 되도록 설정한 것을 특징으로 하는 래치회로.
  3. 제1항 또는 제2항에 있어서 게이트(G1~G4)를 클럭 게이트에 의해 구성한 것을 특징으로 하는 래치회로.
  4. 제1항 또는 제2항에 있어서 게이트(G1~G4)를 트랜스미션 게이트에 의해 구성한 것을 특징으로 하는 래치회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019860006267A 1985-10-21 1986-07-30 래치회로 KR900001777B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP235715 1985-10-21
JP60235715A JPS6295016A (ja) 1985-10-21 1985-10-21 ラツチ回路
JP60-235715 1985-10-21

Publications (2)

Publication Number Publication Date
KR870004446A true KR870004446A (ko) 1987-05-09
KR900001777B1 KR900001777B1 (ko) 1990-03-24

Family

ID=16990152

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019860006267A KR900001777B1 (ko) 1985-10-21 1986-07-30 래치회로

Country Status (5)

Country Link
US (1) US4794276A (ko)
EP (1) EP0219846B1 (ko)
JP (1) JPS6295016A (ko)
KR (1) KR900001777B1 (ko)
DE (1) DE3650746T2 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0308294A3 (en) * 1987-09-18 1991-04-03 STMicroelectronics, Inc. Noise-resistant arbiter circuit
US4820939A (en) * 1987-11-24 1989-04-11 National Semiconductor Corporation Finite metastable time synchronizer
JP2621993B2 (ja) * 1989-09-05 1997-06-18 株式会社東芝 フリップフロップ回路
US5140180A (en) * 1990-08-24 1992-08-18 Ncr Corporation High speed cmos flip-flop employing clocked tristate inverters
JP2562995B2 (ja) * 1990-11-27 1996-12-11 三菱電機株式会社 データ処理回路の制御方法
JPH04263510A (ja) * 1991-02-18 1992-09-18 Nec Corp フリップフロップ回路
EP0516230B1 (en) * 1991-05-31 1999-08-04 Koninklijke Philips Electronics N.V. Electronic flip-flop circuit, and integrated circuit comprising the flip-flop circuit
WO1993019529A1 (en) * 1992-03-19 1993-09-30 Vlsi Technology Inc. Asynchronous-to-synchronous synchronizers, particularly cmos synchronizers
JP2903990B2 (ja) * 1994-02-28 1999-06-14 日本電気株式会社 走査回路
EP0717851B1 (en) * 1994-07-05 2003-08-27 Koninklijke Philips Electronics N.V. A method of testing and an electronic circuit comprising a flipflop with a master and a slave
EP0713292A3 (en) * 1994-11-21 1997-10-01 Motorola Inc Feedback interlock circuit and its operating method
US5789956A (en) * 1995-05-26 1998-08-04 Texas Instruments Incorporated Low power flip-flop
FR2802733B1 (fr) * 1999-12-21 2002-02-08 St Microelectronics Sa Bascule de type d maitre-esclave securisee
US20040150449A1 (en) * 2003-01-30 2004-08-05 Sun Microsystems, Inc. High-speed flip-flop circuitry and method for operating the same
JP2005160088A (ja) * 2003-11-27 2005-06-16 Samsung Electronics Co Ltd パルスベースフリップフロップ
US20080186070A1 (en) * 2006-04-27 2008-08-07 Arun Sundaresan Iyer Higher operating frequency latch circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3720848A (en) * 1971-07-01 1973-03-13 Motorola Inc Solid-state relay
US4250406A (en) * 1978-12-21 1981-02-10 Motorola, Inc. Single clock CMOS logic circuit with selected threshold voltages
JPS5685934A (en) * 1979-12-14 1981-07-13 Nippon Telegr & Teleph Corp <Ntt> Control signal generating circuit
JPS5764394A (en) * 1980-10-01 1982-04-19 Nippon Telegr & Teleph Corp <Ntt> Semiconductor memory device
US4495629A (en) * 1983-01-25 1985-01-22 Storage Technology Partners CMOS scannable latch
JPS59151537A (ja) * 1983-01-29 1984-08-30 Toshiba Corp 相補ｍｏｓ形回路
US4484087A (en) * 1983-03-23 1984-11-20 General Electric Company CMOS latch cell including five transistors, and static flip-flops employing the cell
US4554467A (en) * 1983-06-22 1985-11-19 Motorola, Inc. CMOS Flip-flop
DE3443798A1 (de) * 1984-11-30 1986-06-12 Siemens AG, 1000 Berlin und 8000 München In c-mos-technik hergestellte, bistabile kippschaltung
FR2578125B1 (fr) * 1985-02-28 1987-04-10 Efcis Bascule bistable statique en technologie cmos
JPS61263313A (ja) * 1985-05-17 1986-11-21 Matsushita Electric Ind Co Ltd セレクタ付ラツチ回路

Also Published As

Publication number Publication date
JPH0348689B2 (ko) 1991-07-25
DE3650746D1 (de) 2000-06-29
EP0219846B1 (en) 2000-05-24
DE3650746T2 (de) 2000-10-19
KR900001777B1 (ko) 1990-03-24
EP0219846A2 (en) 1987-04-29
US4794276A (en) 1988-12-27
EP0219846A3 (en) 1989-09-06
JPS6295016A (ja) 1987-05-01

Similar Documents

Publication Publication Date Title
KR870004446A (ko) 래치회로
KR880001110A (ko) 저잡음 고출력 버퍼회로
KR870011616A (ko) 센스 앰프
KR900001131A (ko) 반도체 집적회로의 출력회로
KR900019381A (ko) 집적회로의 출력버퍼회로
KR860008622A (ko) 슬루레이트(slew rate)가 제어되는 고속 CMOS버퍼
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR920007343A (ko) 버퍼회로
KR870009386A (ko) 반도체 감지증폭기
KR870007509A (ko) 집적회로에서의 버퍼회로
KR900002457A (ko) 출력버퍼회로
KR900002558A (ko) 출력회로
KR970051131A (ko) 반도체 메모리의 센스 앰프 출력 제어 회로
KR890013769A (ko) 중간전위생성회로
KR880009375A (ko) 씨모오스 어드레스 버퍼
KR860009418A (ko) 반도체 메모리 장치의 디코오더 회로
KR960009408A (ko) 노이즈 감소 출력 버퍼
KR880006850A (ko) 3스테이트 부설 상보형 mos집적회로
KR940025178A (ko) 데이터 출력회로
KR940004833A (ko) 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법
KR920001844A (ko) 플립플롭 회로 및 그 로직 상태 제공 방법
KR870003623A (ko) 슈미트 회로
KR930014570A (ko) 출력버퍼회로
KR880003482A (ko) 3 스태이트부 상보형 mos 집적회로
KR890007290A (ko) 레벨변환기를 구비한 반도체 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060313

Year of fee payment: 17

EXPY Expiration of term