KR880003482A - 3 스태이트부 상보형 mos 집적회로 - Google Patents

3 스태이트부 상보형 mos 집적회로 Download PDF

Info

Publication number
KR880003482A
KR880003482A KR870000196A KR870000196A KR880003482A KR 880003482 A KR880003482 A KR 880003482A KR 870000196 A KR870000196 A KR 870000196A KR 870000196 A KR870000196 A KR 870000196A KR 880003482 A KR880003482 A KR 880003482A
Authority
KR
South Korea
Prior art keywords
channel mos
mos transistor
gate
output
input
Prior art date
Application number
KR870000196A
Other languages
English (en)
Other versions
KR900001810B1 (ko
Inventor
다께노리 오끼다까
유끼오 미야사와
Original Assignee
시끼 모리아
미쓰비시전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 시끼 모리아, 미쓰비시전기 주식회사 filed Critical 시끼 모리아
Publication of KR880003482A publication Critical patent/KR880003482A/ko
Application granted granted Critical
Publication of KR900001810B1 publication Critical patent/KR900001810B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음

Description

3스태이트부 상보형 MOS 집적회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 이 발명의 한 실시예에 의한 3스태이트(state)부 상보형(相補型) MOS 집적회로 표시도.
제2도는 제1도에 있어서 저항으로서 사용한 애널로그 스위치(7)의 온 저항과 입력단자(1)의 전위와의 관계를 온저항을 기준화하여 표시한도.
* 도면의 주요부분에 대한 부호의 설명
1 : 입력단자 2 : 출력단자
3 : 전원단자 4 : GND단자
5, 6 : 제어입력 8, 7 : 제1, 제2의 애널로그 스위치
9, 10 : 제1, 제2의 병렬트랜지스터회로 11 : 전단회로
12 : 출력회로 19 : 외부전원
20 : 외부전원의 GND Ø,: 제1, 제2의 제어신호
P1-P5: P체널 MOS 트랜지스터 N1-N5: n채널 MOS 트랜지스터
R1-R3: 트랜지스터 P2, N2: 애널로그 스위치(7)의 온저항
R4: 애널로그 스위치(7)의 온저항치를 표시하는 저항
L1-L2: 기판상의 L성분
VGP: 트랜지스터 P1의 게이트전압 VGN: 트랜지스터 N2의 게이트전압
VTP: P채널 MOS 트랜지스터의 한계치전압
VTN: n채널 MOS 트랜지스터의 한계치전압

Claims (1)

  1. 제1, 제2전원간에 P채널 MOS 트랜지스터와 n채널 MOS 트랜지스터를 직렬 접속하여서 되어 있고 상기 양 트랜지스터의 공통접속점에서 데이터출력을 끌어내게되는 출력회로와, 게이트를 데이터입력에 접속한 P채널 MOS 트랜지스터와 게이트를 제2의 제어입력에 접속한 P채널 MOS 트랜지스터를 상기 제1전원과 상기 출력 P채널 MOS 트랜지스터의 게이트 입력간에 병렬 접속하여서 되어 있는 제1병렬 트랜지스터 회로와, 게이트를 상기 데이터입력에 접속한 n채널 MOS 트랜지스터 및 게이트를 상기 제2제어입력과는 논리가 반전한 제1제어입력에 접속한 n채널 MOS 트랜지스터와를 상기 출력 n채널 MOS 트랜지스터의 게이트와 상기 제2전원간에 병렬 접속하여서된 제2병렬 트랜지스터회로와, 게이트를 상기 제1제어입력에 접속한 P채널 MOS 트랜지스터와 게이트를 상기 제2제어입력에 접속한 n채널 MOS 트랜지스터를 상기 출력 P채널 MOS 트랜지스터와 상기출력 n채널 MOS 트랜지스터의 게이트간에 병렬 접속하여서된 제1애널로그스위치로 되어 있는 상기 출력회로를 구동하는 전단회로와, 게이트를 상기 데이터입력에 접속한 n채널 MOS 트랜지스터와 게이트를 상기 데이터입력에 접속한 n채널 MOS 트랜지스터와를 병렬 접속하여 되어있고 상기 출력 P채널 MOS 트랜지스터의 게이트 입력과 출력 n채널 MOS 트랜지스터의 게이트 입력간에 상기 제1애널로그 스위치와 상호 직렬 접속되도록 삽입된 제2애널로그 스위치와를 구비한 것을 특징으로 하는 3스태이트부 상보형 MOS 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019870000196A 1986-08-29 1987-01-13 3스태이트부 상보형 mos 집적회로 KR900001810B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP61204262A JPS6360625A (ja) 1986-08-29 1986-08-29 ３ステ−ト付相補型ｍｏｓ集積回路
JP61-204262 1986-08-29
JP204262 1986-08-29

Publications (2)

Publication Number Publication Date
KR880003482A true KR880003482A (ko) 1988-05-17
KR900001810B1 KR900001810B1 (ko) 1990-03-24

Family

ID=16487549

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870000196A KR900001810B1 (ko) 1986-08-29 1987-01-13 3스태이트부 상보형 mos 집적회로

Country Status (2)

Country Link
JP (1) JPS6360625A (ko)
KR (1) KR900001810B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01305616A (ja) * 1988-06-02 1989-12-08 Toshiba Corp 半導体集積回路の出力回路
JPH02123821A (ja) * 1988-11-01 1990-05-11 Mitsubishi Electric Corp 半導体回路

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55141828A (en) * 1979-04-23 1980-11-06 Hitachi Ltd Complementary type mis circuit
JPS56102125A (en) * 1979-12-28 1981-08-15 Western Electric Co Tertiary mode logic circuit

Also Published As

Publication number Publication date
JPS6360625A (ja) 1988-03-16
KR900001810B1 (ko) 1990-03-24

Similar Documents

Publication Publication Date Title
KR880001110A (ko) 저잡음 고출력 버퍼회로
KR900004590B1 (ko) 출력 버퍼회로
KR900001131A (ko) 반도체 집적회로의 출력회로
KR910003940A (ko) 반도체집적회로
KR950007292A (ko) 저소비 전류로 동작하는 파워-온 신호 발생 회로
EP1229649B1 (en) Output circuit
KR870007509A (ko) 집적회로에서의 버퍼회로
KR870004446A (ko) 래치회로
KR880006850A (ko) 3스테이트 부설 상보형 mos집적회로
KR900013719A (ko) 반도체 논리회로
KR880003482A (ko) 3 스태이트부 상보형 mos 집적회로
KR930007566B1 (ko) Bi-CMOS회로
KR940004833A (ko) 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법
US5982198A (en) Free inverter circuit
KR880012012A (ko) 논리회로
KR910002083A (ko) 출력회로
JPH07105709B2 (ja) 電圧変換回路
US6049226A (en) Level converter
KR910001069B1 (ko) 상보형 mos집적회로
JPH0537343A (ja) 双方向バツフア
JP2541289B2 (ja) 出力回路
JP3202128B2 (ja) 信号伝送回路と論理回路
KR970031326A (ko) 입출력 버퍼
JPH03123219A (ja) 半導体集積回路
KR880002348Y1 (ko) N-MOS푸시풀 인버터(push-pull inverter)이용 형광표시판(FIP)구동기

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000317

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee