KR970031326A - 입출력 버퍼 - Google Patents

입출력 버퍼 Download PDF

Info

Publication number
KR970031326A
KR970031326A KR1019950042621A KR19950042621A KR970031326A KR 970031326 A KR970031326 A KR 970031326A KR 1019950042621 A KR1019950042621 A KR 1019950042621A KR 19950042621 A KR19950042621 A KR 19950042621A KR 970031326 A KR970031326 A KR 970031326A
Authority
KR
South Korea
Prior art keywords
integrated circuit
resistor
bus
electrode connected
external power
Prior art date
Application number
KR1019950042621A
Other languages
English (en)
Other versions
KR0161460B1 (ko
Inventor
정승호
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950042621A priority Critical patent/KR0161460B1/ko
Publication of KR970031326A publication Critical patent/KR970031326A/ko
Application granted granted Critical
Publication of KR0161460B1 publication Critical patent/KR0161460B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017509Interface arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01Modifications for accelerating switching
    • H03K19/017Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명에 의한 입출력버퍼는 종래의 다이오드의 턴온이나 5V 동작 집적회로와 3.3V 공통전원을 사용하는 회로사이의 직류전류통로를 제거할 수 있고, 3.3V 단상 전원만으로도 5V 신호와의 인터페이스 특성이 향상된다. 한 집적회로에 대해서 상이한 동작 전압 모드에서 동작하는 입출력버퍼에 있어서, 숏트키 다이오드를 통해 상기 집적회로에 대해 상이한 동작전압을 갖는 외부전원과 접속되며, 그 접속점은 플로팅시키며, 3.3V의 외부전원에 그 네가티브단자가 접속되고 그 포지티브단자가 버스를 통해 집적회로에 접속되는 보호다이오드; 그 포지티브단자가 접지에 접속되고 그 네가티브단자가 버스를 통해 집적회로에 접속되는 보호다이오드; 3.3V의 외부전원에 그 소스전극이 접속되고, 상기 소스전극과 공통접속됨과 동시에 접지에 그 게이트전극이 접속되고, 그 드레인전극이 버스상의 집적회로에 접속되는 풀업트랜지스터저항; 접지에 접속되는 소스전극, 3.3V 외부전원에 접속되는 게이트전극, 상기 집적회로에 접속되는 드레인전극을 갖는 풀다운트랜지스터저항; 데이터를 입출력하는 드레인 전극과 버스 및 저항을 통해 집적회로에 접속되는 게이트전극과, 3.3V 외부전원에 접속되는 소스전극을 갖는 PMOS트랜지스터; 및 데이터를 입출력하는 드레인전극과, 접지에 접속된 소스전극과 집적회로에 접속되며, 상기 풀업트랜지스터저항의 게이트와 공통접속되는 게이트전극을 갖는 NMOS트랜지스터저항을 포함한다.

Description

입출력 버퍼
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 의한 3.3/5볼트 입출력 버퍼를 도시한 개략적인 회로도.

Claims (6)

  1. 한 집적회로의 동작전압에 대해서 상이한 동작 전압에서 동작하여 데이터를 상기 집적회로에 입력하거나, 그로부터 출력하는 입출력버퍼에 있어서, 전압강하가 낮은 다이오드를 통해 상기 상이한 동작전압을 갖는 외부전원과 접속되며, 그 접속점은 플로팅시킴을 특징으로 하는 입출력버퍼.
  2. 제1항에 있어서, 상기 전압강하가 낮은 다이오드는 숏트키 다이오드임을 특징으로 하는 입출력버퍼.
  3. 제1항 또는 제2항에 있어서, 상기 집적회로는 5V에서 동작하며, 상기 입출력버퍼는 3.3V에서 동작함을 특징으로 하는 입출력버퍼.
  4. 제1항 또는 제2항에 있어서, 상기 집적회로는 3.3V에서 동작하며, 상기 입출력버퍼는 5V에서 동작함을 특징으로 하는 입출력버퍼.
  5. 제1항, 제2항 및 제3항중의 어느 한 항에 있어서, 3.3V의 외부전원에 그 네가티브단자가 접속되고 그 포지티브단자가 버스(B)를 통해 집적회로(7)에 접속되는 보호다이오드(1); 그 포지티브단자가 접지에 접속되고 그 네가티브단자가 버스(B)를 통해 집적회로(7)에 접속되는 보호다이오드(2); 3.3V의 외부전원에 그 소스전극이 접속되고, 상기 소스전극과 공통접속됨과 동시에 접지에 그 게이트전극이 접속되고, 그 드레인전극이 버스(B)상의 소정의 저항(R)을 통해 집적회로(7)에 접속되는 풀업트랜지스터저항(3); 접지에 접속되는 소스전극, 3.3V외부전원에 접속되는 게이트전극, 버스(B) 및 저항(R)을 통해 집적회로(7)에 접속되는 드레인전극을 갖는 풀다운트랜지스터저항(4); 데이터(D)를 입출력하는 드레인전극과 버스(B) 및 저항(R)을 통해 집적회로(7)에 접속되는 게이트전극과, 3.3V 외부전원에 접속되는 소스전극을 갖는 PMOS트랜지스터(5); 및 데이터(D)를 입출력하는 드레인전극과, 접지에 접속된 소스전극과 버스(B) 및 저항(R)을 통해 집적회로(7)에 접속되며, 상기 풀업트랜지스터저항(5)의 게이트와 공통접속되는 게이트전극올 갖는 MMOS트랜지스터저항(6)을 포함하는 것을 특징으로 하는 입출력버퍼.
  6. 제1항, 제2항 및 제4항중의 어느 한 항에 있어서, 5D의 외부전원에 그 네가티브단자가 접속되고 그 포지티브단자가 버스(B)를 통해 집적회로(7)에 접속되는 보호다이오드(1); 그 포지티브단자가 접지에 접속되고 그 네가티브단자가 버스(B)를 통해 집적회로(7)에 접속되는 보호다이오드(2); 5V의 외부전원에 그 소스전극이 접속되고, 상기 소스전극과 공통접속됨과 동시에 접지에 그 게이트전극이 접속되고, 그 드레인 전극이 버스(B)상의 소정의 저항(R)을 통해 집적회로(7)에 접속되는 풀업트랜지스터저항(3); 접지에 접속되는 소스전극, 5V외부전원에 접속되는 게이트전극, 버스(B) 및 저항(R)을 통해 집적회로(7)에 접속되는 드레인전극을 갖는 풀다운트랜지스터저항(4); 데이터(D)를 입출력하는 드레인전극과 버스(B) 및 저항(R)을 통해 집적회로(7)에 접속되는 게이트전극과, 5V외부전원에 접속되는 소스전극을 갖는 PMOS트랜지스터(5); 및 데이터(D)를 입출력하는 드레인전극과, 접지에 접속된 소스전극과 버스(B) 및 저항(R)을 통해 집적회로(7)에 접속되며, 상기 풀업트랜지스터저항(5)의 게이트와 공통접속되는 게이트전극올 갖는 NMOS트랜지스터저항(6)을 포함하는 것을 특징으로 하는 입출력버퍼.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950042621A 1995-11-21 1995-11-21 데이터 입출력 버퍼 KR0161460B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950042621A KR0161460B1 (ko) 1995-11-21 1995-11-21 데이터 입출력 버퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950042621A KR0161460B1 (ko) 1995-11-21 1995-11-21 데이터 입출력 버퍼

Publications (2)

Publication Number Publication Date
KR970031326A true KR970031326A (ko) 1997-06-26
KR0161460B1 KR0161460B1 (ko) 1999-03-20

Family

ID=19435016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950042621A KR0161460B1 (ko) 1995-11-21 1995-11-21 데이터 입출력 버퍼

Country Status (1)

Country Link
KR (1) KR0161460B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100347148B1 (ko) * 2000-10-06 2002-08-03 주식회사 하이닉스반도체 출력 구동 회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100347148B1 (ko) * 2000-10-06 2002-08-03 주식회사 하이닉스반도체 출력 구동 회로

Also Published As

Publication number Publication date
KR0161460B1 (ko) 1999-03-20

Similar Documents

Publication Publication Date Title
US4477737A (en) Voltage generator circuit having compensation for process and temperature variation
US6624672B2 (en) Output buffer with constant switching current
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR100211758B1 (ko) 멀티 파워를 사용하는 데이터 출력버퍼
KR940017201A (ko) 데이타 출력 버퍼
KR100357279B1 (ko) 풀업회로및반도체장치
US6064231A (en) CMOS input buffer protection circuit
KR19980050807A (ko) 고출력 전압 생성용 반도체 회로
KR880006850A (ko) 3스테이트 부설 상보형 mos집적회로
KR940025178A (ko) 데이터 출력회로
KR970031326A (ko) 입출력 버퍼
KR19990083515A (ko) 씨모스출력버퍼보호회로
KR950013606B1 (ko) Ic의 테스트 핀을 이용한 테스트 모드설정회로
KR950012703A (ko) 반도체 메모리 장치의 데이타 입력 버퍼
JPH07105709B2 (ja) 電圧変換回路
JPH06196996A (ja) 出力バッファ回路
KR0157956B1 (ko) 출력 버퍼회로
KR960001423Y1 (ko) 이에스디 개선회로
JPH03248619A (ja) 半導体出力回路
KR970002828A (ko) 인에이블을 가진 풀업/풀다운 양방향 데이타 입출력단회로
JPH0537343A (ja) 双方向バツフア
KR960043517A (ko) 외부전압에 능동적인 입력버퍼
KR960043516A (ko) 고속 데이타 출력 버퍼
JPH04215113A (ja) パワーオンリセット回路
KR880003482A (ko) 3 스태이트부 상보형 mos 집적회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060728

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee