KR950013606B1 - Ic의 테스트 핀을 이용한 테스트 모드설정회로 - Google Patents

Ic의 테스트 핀을 이용한 테스트 모드설정회로 Download PDF

Info

Publication number
KR950013606B1
KR950013606B1 KR1019880014002A KR880014002A KR950013606B1 KR 950013606 B1 KR950013606 B1 KR 950013606B1 KR 1019880014002 A KR1019880014002 A KR 1019880014002A KR 880014002 A KR880014002 A KR 880014002A KR 950013606 B1 KR950013606 B1 KR 950013606B1
Authority
KR
South Korea
Prior art keywords
test
input
test mode
terminal
input terminal
Prior art date
Application number
KR1019880014002A
Other languages
English (en)
Other versions
KR900006791A (ko
Inventor
김형제
Original Assignee
금성일렉트론주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론주식회사, 문정환 filed Critical 금성일렉트론주식회사
Priority to KR1019880014002A priority Critical patent/KR950013606B1/ko
Publication of KR900006791A publication Critical patent/KR900006791A/ko
Application granted granted Critical
Publication of KR950013606B1 publication Critical patent/KR950013606B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

내용 없음.

Description

IC의 테스트 핀을 이용한 테스트 모드설정회로
제 1 도는 종래의 회로도.
제 2 도는 본 발명의 회로도.
* 도면의 주요부분에 대한 부호의 설명
P1, P2: P형 MOSFET N1, N2: N형 MOSFET
I1, I2: 인버터 G1, G2: NOR게이트
G3, G4: AND게이트 10 : 디코더
100 : IC
본 발명은 IC에 있어서, 한개의 외부테스트핀으로 4가지의 테스트 모드를 설정할 수 있도록 한 IC의 테스트핀을 이용한 테스트 모드설정회로에 관한 것이다.
종래 기술에 의한 테스트 모드설정회로는 제 1 도에 도시한 바와같이, IC(100)의 테스트 모드 설정을 위한 테스트핀의 입력단자(Tin)가 입력버퍼(buf)를 통해 테스트 모드의 출력단자(Tout)로 출력되도록 구성되며, 이에 따른 동작 기능은 테스트핀의 입력단자(Tin)를 통해 입력되는 전압(+5V)이 입력버퍼(buf)를 거치는 동안 테스트 모드의 출력단자(Tout)로 하이(H) 신호가 출력되어 테스트 모드가 설정됨과 아울러 테스트핀의 입력단자(Tin)를 통해 입력되는 전압(0V)이 입력버퍼(buf)를 거치는 동안 테스트 모드의 출력단자(Tout)로 로우(L) 신호가 출력되어 테스트모드가 해제된다.
따라서, 상술한 바와 같이 종래의 테스트 모드 설정회로는 한개의 외부 테스트핀으로 부터 한가지의 테스트 모드밖에 설정할 수가 없으므로 테스트 모드의 설정과 해제하는 동작 밖에 할 수가 없으며, 만일에 4가지의 동작모드를 설정하고자 하면 2개의 외부테스트핀을 만든 다음에 2개의 외부 테스트핀의 입력전압을 조합하여 사용하여야 하므로 IC의 제작에 있어서 외부핀의 수가 한개 증가되면 칩의 면적이 증가됨과 동시에 패키지에서의 원가상승등의 생산원가가 증가되는 문제점이 있었다.
본 발명은 상기한 바와 같은 문제점을 해소하고자 한개의 외부 테스트핀으로 4가지의 테스트 모드를 설정할 수 있도록 한 IC의 테스트핀을 이용한 테스트 모드 설정회로를 제공함에 그 목적이 있다.
이하 본 발명의 구성 및 작용효과를 첨부도면에 의거하여 상세히 설명한다.
본 발명은 IC(100) 테스트핀의 입력단자(Tin)를 통해 입력되는 입력전압을 감지하기 위하여 P형 MOSFET(P1, P2)와 N형 MOSFET(N1, N2)를 사용하여 각각 직렬로 연결함과 동시에 그 게이트 단자(G)를 전원단자(Vcc), (본 발명에서는 5V로 정의한다)에 연결하고, P형 MOSFET(P1)의 소오스단자(S)에 테스트핀의 입력단자(Tin)를 연결하며, 상기 P형 MOSFET(P1, P2)와 N형 MOSFET(N1, N2)의 출력에 연결된 접속점(a, b)과 테스트핀의 입력단자(Tin)를 통해 인버터(I1, I2), NOR게이트(G1, G2) 및 AND게이트(G3, G4)로 구성된 디코더(10)로 디코딩하여 노멀모드(Nout)와 테스트 모드(Tout1, Tout2, Tout3)가 출력되도록 구성된다.
상기한 바와 같이 구성된 본 발명의 IC 테스트핀을 이용한 테스트 모드 설정회로는 하기와 같이 동작된다.
테스트핀의 입력단자(Tin)를 통해 입력되는 전압이 0V이면, P형 MOSFET(P2)가 오프상태로 됨과 동시에 N형 MOSFET(N1)가 도통상태로 되어 그 접속점(b)의 전압이 0V가 되고, 또한 P형 MOSFET(P2)가 오프상태로 됨과 동시에 N형 MOSFET(N2)가 도통상태로 되어 그 접속점(b)의 전압이 0V가 되므로 NOR게이트(G1)를 통해 노멀모드(Nout)가 하이(H)상태로 출력됨과 동시에 NOR게이트(G2)와 AND게이트(G3, G4)를 통해 테스트모드(Tout1, Tout2, Tout3)가 로우(L)상태로 출력되어 "노멀모드상태"가 된다.
테스트핀의 입력단자(Tin)를 통해 입력되는 전압이 +5V(하이상태)인 경우에는 P형 MOSFET(P1)가 오프상태로 됨과 동시에 N형 MOSFET(N1)가 도통상태로 되어 그 접속점(a)의 전압이 0V가 되고, 또한 P형 MOSFET(P2)가 오프상태로 됨과 동시에 N형 MOSFET(N2)가 도통상태로 되어 그 접속점(b)의 전압이 0V가 되므로 NOR게이트(G1)를 통해 노멀모드(Nout)가 로우(L)상태로 출력됨과 동시에 NOR게이트(G2)와 NAD게이트(G3, G4)를 통해 테스트 모드(Tout1, Tout2, Tout3)가 하이(H) 상태로 출력되어 "테스트모드상태"가 된다.
테스트핀의 입력단자(Tin)를 통해 +10V(하이상태))의 전압으로 입력되는 경우에는 P형 MOSFET(P1)가 도통상태로 됨과동시에 N형 MSFET (N1)가 도통상태로 되어 그 접속점(a)의 전압이 +5V가 되고, 또한 P형 MOSFET(P2)가 오프상태로 됨과 동시에 N형 MOSFET(N2)가 도통상태로 되어 그 접속점(b)의 전압이 0V가 되므로 NOR게이트(G1)를 통해 노멀모드(Nout)가 로우(L)상태로 출력됨과 동시에 NOR게이트(G2)와 AND게이트(G3, G4)를 통해 테스트모드(Tout1, Tout2, Tout3)가 하이(H) 상태로 출력되어 "테스트모드상태"가 된다.
또한, 테스트핀의 입력단자(Tin)를 통해 +20V(하이 상태)의 전압으로 입력되는 경우에는 P형 MOSFET(P1)가 도통상태로 됨과 동시에 N형 MOSFET (N1)가 도통상태로 되어 그 접속점(a)의 전압이 +10V가 되고, 또한 P형 MOSFET(P2)가 도통상태로 되어 그 접속점(b)의 전압이 +5V가 되므로 NOR게이트(G1)를 통해 노멀모드(Nout)가 로우(L) 상태로 출력됨과 동시에 NOR게이트(G2)와 AND게이트(G3)를 통해 테스트 모드(Tout1, Tout2)가 로우(L)상태로 출력되며, AND게이트(G4)를 통해 하이(H) 상태로 출력되어 한가지의 "테스트모드상태"가 된다.
상술한 바와 같이 본 발명은 한개의 외부테스트핀으로 4가지의 IC동작모드가 출력되어 정상동작일때 노멀모드와 3가지의 테스트 모드를 설정할 수가 있도록 되어 있으며, IC의 테스트 모드설정을 위한 핀수를 줄임으로서 칩의 면적을 줄일 수 있음과 동시에 패키지를 용이하게 하여 원가절감이 가능하고, 또한 전압에 따라 4가지의 IC 동작모드를 설정하므로 모드설정시에 그에 따른 방법이 간단할 뿐만 아니라 회로가 간결햐지는 효과를 갖는다.

Claims (1)

  1. IC(100) 테스트핀의 입력단자(Tin)를 통해 입력되는 입력전압을 감지하도록 P형 MOSFET(P1, P2)와 N형 MOSFET(N1, N2)를 사용하여 각각 직렬로 연결함과 동시에 그 게이트 단자(G)를 전원단자(Vcc)에 연결하고, P형 MOSFET(P1)의 소오스단자(S)에 테스트핀의 입력단자(Tin)를 연결하며, 상기 P형 MOSFET(P1, P2)와 N형 MOSFET(N1, N2)의 출력에 연결된 접속점(a,b)과 테스트 핀의 입력단자(Tin)를 통해 인버터(I1, I2), NOR게이트(G1, G2) 및 AND게이트(G3, G2)로 구성된 디코더(10)로 디코딩하여 노멀모드(Noutr)와 테스트 모드(Tout1, Tout2, Tout3)가 출력되도록 구성된 것을 특징으로 하는 IC의 테스트핀을 이용한 테스트모드 설정회로.
KR1019880014002A 1988-10-27 1988-10-27 Ic의 테스트 핀을 이용한 테스트 모드설정회로 KR950013606B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019880014002A KR950013606B1 (ko) 1988-10-27 1988-10-27 Ic의 테스트 핀을 이용한 테스트 모드설정회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880014002A KR950013606B1 (ko) 1988-10-27 1988-10-27 Ic의 테스트 핀을 이용한 테스트 모드설정회로

Publications (2)

Publication Number Publication Date
KR900006791A KR900006791A (ko) 1990-05-08
KR950013606B1 true KR950013606B1 (ko) 1995-11-13

Family

ID=19278789

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880014002A KR950013606B1 (ko) 1988-10-27 1988-10-27 Ic의 테스트 핀을 이용한 테스트 모드설정회로

Country Status (1)

Country Link
KR (1) KR950013606B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100862994B1 (ko) * 2006-12-07 2008-10-13 주식회사 하이닉스반도체 테스트 모드 구동 회로를 포함한 반도체 메모리 장치 및테스트 모드 구동 방법
US7574638B2 (en) 2005-02-03 2009-08-11 Samsung Electronics Co., Ltd. Semiconductor device tested using minimum pins and methods of testing the same

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100394575B1 (ko) * 2001-04-11 2003-08-14 삼성전자주식회사 반도체 메모리의 테스트용 핀을 통한 내부정보 선택적출력방법 및 그에 따른 출력회로
KR100496859B1 (ko) * 2002-08-13 2005-06-22 삼성전자주식회사 동작모드 설정기능을 가진 반도체 집적회로
KR100706241B1 (ko) * 2005-02-04 2007-04-11 삼성전자주식회사 테스트 핀을 사용하지 않고 테스트할 수 있는 시스템-온-칩 및 테스트 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7574638B2 (en) 2005-02-03 2009-08-11 Samsung Electronics Co., Ltd. Semiconductor device tested using minimum pins and methods of testing the same
KR100862994B1 (ko) * 2006-12-07 2008-10-13 주식회사 하이닉스반도체 테스트 모드 구동 회로를 포함한 반도체 메모리 장치 및테스트 모드 구동 방법
US7831405B2 (en) 2006-12-07 2010-11-09 Hynix Semiconductor Inc. Semiconductor package capable of performing various tests and method of testing the same

Also Published As

Publication number Publication date
KR900006791A (ko) 1990-05-08

Similar Documents

Publication Publication Date Title
KR940001251B1 (ko) 전압 제어회로
US5013937A (en) Complementary output circuit for logic circuit
KR950013606B1 (ko) Ic의 테스트 핀을 이용한 테스트 모드설정회로
KR970031348A (ko) 배타적 오아/노아게이트 회로
KR880006850A (ko) 3스테이트 부설 상보형 mos집적회로
JPH0685497B2 (ja) 半導体集積回路
US5309043A (en) Compound logic circuit having NAND and NOR gate outputs and two transistors connected within both gate circuits
US4961012A (en) Semiconductor integrated circuit device responsive to clock signals having different amplitudes
JPH04269011A (ja) レベルシフト回路
KR890012445A (ko) 푸시-풀 출력회로
JPS58209225A (ja) ３ステ−ト出力回路
KR940005872Y1 (ko) 출력버퍼
JPH057151A (ja) レベルシフト回路
KR0117120Y1 (ko) 와이어드 낸드 로직 게이트 회로
KR930007839Y1 (ko) 입력버퍼회로
KR0117119Y1 (ko) 와이어드 노아 로직 게이트 회로
KR0117118Y1 (ko) 와이어드 앤드 로직 게이트 회로
KR940006663Y1 (ko) I/o 회로
JP2845665B2 (ja) 出力バッファ回路
JPH0537343A (ja) 双方向バツフア
JP2712411B2 (ja) テスト回路
US6225828B1 (en) Decoder for saving power consumption in semiconductor device
JP2595074B2 (ja) 半導体集積回路装置
KR19980021470A (ko) 레벨시프트 회로
KR100200915B1 (ko) 정전류가 없는 전압 변환을 위한 출력장치를 구비한 반도체 메모리장치

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061026

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee