KR940005872Y1

KR940005872Y1 - 출력버퍼

Info

Publication number: KR940005872Y1
Application number: KR2019890012811U
Authority: KR
Inventors: 최영철
Original assignee: 금성일렉트론 주식회사; 문정환
Priority date: 1989-08-31
Filing date: 1989-08-31
Publication date: 1994-08-26
Also published as: KR910005114U

Abstract

내용 없음.

Description

출력버퍼

제1도는 종래의 출력버퍼 회로도.

제2도는 제1도에서의 입ㆍ출력 파형도.

제3도는 본 고안의 출력버퍼 회로도.

* 도면의 주요부분에 대한 부호의 설명

D : 입력데이타 EN : 인에이블신호

OUT : 출력 MP₁~MP₅: P모스트랜지스터

MN₁~MN₅: N모스트랜지스터

본 고안은 출력버퍼(Out put Buffer)에 관한 것으로 특히 FET(Field Effect Transistor)의 수를 줄여서 출력버퍼를 구상함으로써 고집적을 요하는 회로에 적당하도록 한 출력버퍼에 관한 것이다.

종래의 기술구성은 제1도에 도시된 바와 같이 인에이블신호(Enable)(EN)와 입력데이타(D)를 두 입력으로 하는 노아게이트(3)의 출력은 N모스트랜지스터(MN₁)의 게이트에 연결되고, 인버터(1)에서 반전된 인에이블신호(EN)와 입력데이타(D)를 두입력으로 하는 낸드게이트(2)의 출력은 P모스트랜지스터(MP₁)의 게이트에 연결되고, P모스트랜지스터(MP₁)의 드레인 전압(VDD)이 인가되고, 소오스는 N모스트랜지스터(MN₁)의 드레인에 연결된 후 출력단(OUT)에 연결되는 구성으로써, 인에이블신호(EN)가 "하이(High)"이면 낸드게이트(2)의 출력은 "하이"이고 노아게이트(3)의 출력은 "로우(Low)"가 되어 출력(OUT)은 트라이 스테이트(tri-state), 즉 하이임피던스(Z) 상태가 된다.

또한, 인에이블신호(EN)가 "로우"이면 낸드게이트(2)의 일입력은 "하이"상태이고, 노아게이트(3)의 일입력은 "로우"상태이므로 상기 낸드게이트(2)와 노아게이트(3)의 출력은 반전된 입력데이타(D)값이 출력되고, 따라서 출력(OUT)에서는 입력데이타(D)값이 그대로 출력된다.

제2도는 상기한 상태의 타이밍도로써 인에이블신호(EN)가 "하이"상태에서는 출력(OUT)은 하이임피던스(Z) 상태가 되고, 인에이블신호(EN)가 "로우"일때에는 입력데이타(D)값이 그대로 출력(OUT)됨을 나타낸다.

그러나 이와 같은 종래의 기술구성에 있어서는 제1도에서 보는 바와 같이 모스가 12개가 필요하게 된다.

즉 인버터를 구성하는 2개와 낸드게이트(2) 및 노아게이트(3)가 각각 4개씩, 그리고 N모스 및 P모스트랜지스터(MN₁)(MP₁) 각 1개씩해서 12개가 필요하므로 크기가 커지게 되는 단점이 있었다.

이에 따라 상기한 단점을 개선시킨 본 고안에 따른 출력버퍼의 기술구성을 첨부된 도면에 따라 상세히 설명하면 다음과 같다.

제3도에서 입력데이타(D)는 P모스 및 N모스트랜지스터(MP₂)(MN₂)의 게이트에 입력되고, 인에이블신호(EN)는 P모스 및 N모스트랜지스터(MP₁)(MN₁)로 구성되는 인버터의 입력단과 P모스 및 N모스트랜지스터(MP_S)(MN₄)의 게이트에 연결되고, 병렬 연결된 P모스트랜지스터(MP₄)(MN₅)의 게이트에 연결되고, 인버터의 출력은 P모스 및 N모스트랜지스터(MP₂)(MN_S)의 소오스는 N모스 및 P모스트랜지스터(MN₄)(MP₄)의 드레인에 연결됨과 동시에 P모스트랜지스터(MP₅)의 게이트에 연결되고, N모스트랜지스터(MN₄)의 소오스는 N모스트랜지스터(MN₂)(MN_S)의 드레인과 P모스트랜지스터(MP₄)의 소오스에 연결됨과 동시에 N모스트랜지스터(MN₅)의 게이트에 연결되고, 상호접속된 P모스트랜지스터(MP₅)의 소오스와 N모스트랜지스터(MN₅)의 드레인에서 출력(OUT)신호가 발생하는 구성으로써 상기한 기술구성의 동작상태 및 작용·효과를 첨부된 도면에 따라 상세히 설명하면 다음과 같다.

제3도에서 인에이블신호(EN)가 "하이"이면 N모스트랜지스터(MN_S)가 "온(ON)"되어 N모스트랜지스터(MN₅)의 게이트가 "로우"상태가 되고, P모스 및 N모스트랜지스터(MP₁)(MN₁)에서 반전된 인에이블신호가 "로우"이므로 P모스트랜지스터(MP_S)는 동작하고, N모스트랜지스터(MN₄)는 "오프"가 되어 P모스트랜지스터(MP₅)의 게이트는 "하이"상태가 되어 동작하지 않으므로, 출력(OUT)은 드라이 스테이트가 된다.

물론 이때 인에이블신호(EN)가 "하이"이므로 P모스트랜지스터(MP₄)는 동작하지 않는다. 또한 인에이블신호가가 "로우"이면 P모스트랜지스터(MP₅)와 N모스트랜지스터(MN_S)는 "오프"이며 N모스트랜지스터(MN₄)와 P모스트랜지스터(MP₄)는 동작하게 되고, 이때 입력데이타(D)가 "로우"이면 P모스트랜지스터(P)는 동작하고 N모스트랜지스터(MN₂)는 "오프"가 되므로 P모스 및 N모스트랜지스터(MP₅)(MN₅)의 게이트단은 "하이"상태가 되어 N모스트랜지스터(MN₅)는 동작하여 "로우"신호가 출력(OUT)된다.

또한 입력데이타(D)가 "하이"이면 P모스트랜지스터(MP₂)는 동작하지 않고, N모스트랜지스터(MN₂)는 동작하므로 P모스 및 N모스트랜지스터(MP₅)(MN₅)의 게이트는 "로우"상태가 되어 P모스트랜지스터(MP₅)는 동작하고 N모스트랜지스터(MN₅)는 동작하지 않게되어 "하이"상태의 신호가 출력된다.

즉, 인에이블신호(EN)가 "로우"이면 출력(OUT)은 항이 임피던스상태이고, 인에이블신호(EN)가 "하이"이면 출력(OUT)으로는 입력데이타(D)가 그대로 출력된다.

따라서 본 고안에 따른 출력버퍼는 10개의 모스트랜지스터로 구성함으로써 크기가 작아지고, 소비전력이 적으며, 동작이 빨라지게되는 효과를 갖게된다.

Claims

p형 트랜지스터(MP₂) 및 n형 트랜지스터(MN₂)의 게이트 단자는 데이타 입력단에 공통으로 접속되고, p형 트랜지스터(MP₁,MP₄) 및 n형 트랜지스터(MN₁,MN|₃)의 게이트 단자는 인에이블(EN)단자에 공통으로 접속되고, p형 트랜지스터(MP₃) 및 n형 트랜지스터(MN₄)의 게이트 단자는 상기의 p형 트랜지스터(MP₁)의 드레인 단자와 n형 트랜지스터(MN₁)의 소오스 단자에 공통으로 연결되고, 상기의 p형 트랜지스터(MP₂)의 드레인 단자가 p형 트랜지스터(MP₃)의 드레인 단자 및 n형 트랜지스터(MN₄)의 소오스 단자, p형 트랜지스터(MP₄)의 소오스 단자, p형 트랜지스터(MP₅)의 게이트 단자에 공통으로 접속되고, 상기의 n형 트랜지스터(MP₄)의 드레인 단자는 n형 트랜지스터(MN₂)의 소오스 단자 및 p형 트랜지스터(MP₄)의 드레인 단자, n형 트랜지스터(MN₂)의 소오스 단자, n형 트랜지스터(MN₅)의 게이트 단자에 공통으로 접속되고, 상기의 p형 트랜지스터(MP₅)의 드레인단자와 n형 트랜지스터(MN₅)의 소오스 단자는 출력단자에 공통으로 접속되고, 상기의 p형 트랜지스터(MP₂,MP₃,MP₅)의 소오스 단자는 Vcc단자에 접속되고, 상기의 n형 트랜지스터(MN₁,MN₂,MN₃,MN₅)의 드레인 단자가 공통으로 접지됨을 특징으로 하는 출력버퍼.